可逆逻辑对低功耗设计有着潜在的优势,可逆时序逻辑电路是可逆逻辑电路的一个研究重点。本论文主要包括可逆触发器的设计,可逆时序逻辑电路综合方法的研究以及基于可逆复合门在可逆时序电路设计中的应用三方面内容。（1）可逆触发器电路以及对应的可测试电路设计。提出了具有异步置数功能的单边沿触发和双边沿触发的可逆D,T,JK触发器电路结构,分析了这三种触发器的电路结构和次态方程的特点,在此基础上设计了一种逻辑功能可配置的可逆单边沿和双边沿触发器。通过对输入变量的设置,使得逻辑功能可配置的可逆触发器分别具有D,T,JK触发器逻辑功能,并能实现异步置数。相比于已有的单一功能可逆触发器,提出的可逆触发器在增加有限量子代价的基础上用单一电路实现三种不同触发器功能和异步置数。另外,通过将构成可逆触发器的每个可逆逻辑门转换成可测试的逻辑门,提出可测试触发器电路,实现了可逆时序电路结构的故障检测。（2）可逆有限状态机（Finite State Machine,FSM）电路结构及综合方法的设计。提出了一种可逆FSM的电路结构,该电路主要包括次态与输出计算电路以及状态预置与采样锁存电路两部分。通过分析其中次态及输出计算电路的特点,给出了基于该可逆FSM电路的时序电路综合方法。提出的可逆FSM电路中不存在独立的可逆触发器,但可以实现可逆D,T,JK触发器功能。不同以往通过重构电路行为实现可逆FSM方法,提出的综合方法可以避免原始状态机的逆状态机的求解和增加额外的信号位,从而使得综合过程变得更加简单。另外,文章提供了一种实现可逆时序电路的新途径,并通过实例验证了电路结构的正确性。（3）基于可逆复合逻辑门的可逆计数器和可逆双向移位寄存器电路结构的设计。可逆电路除了基于基本可逆逻辑门外,也可以利用具有相对复杂功能的复合门实现。文章提出一种新颖可逆逻辑门,并与其他可逆门级联,提出了一种边沿可逆n位异步计数器和可逆n位双向移位寄存器设计方案。分析结果对比表明,基于提出的可逆复合门设计的双向移位寄存器在常量输入、垃圾输出和量子代价性能方面较现存的电路有所改善。本文构建的所有电路结构,均利用Verilog HDL硬件描述语言进行了行为建模并用Modelsim软件仿真逻辑功能,验证了电路功能的正确性。