随着光互联技术的发展和“光进铜退”的趋势，接入网已经开始采用无源光网络的构架。其中10G-EPON因为其兼容性好、速率高、传输距离远、成本低、可靠性高等特点，是下一代光纤接入网中最热门的解决方案之一。SerDes作为光纤通信系统的物理层，主要完成对光纤中传输的数据进行并行化处理和解串的功能，对整个系统的性能有很大影响。锁相环是SerDes中的重要模块，主要作用是产生片内高速时钟，将低速并行数据串化为高速串行数据，同时也可以为接收链路中的时钟数据恢复电路提供参考时钟。近年来，SerDes的迅猛发展给其关键模块锁相环的设计带来许多挑战：系统对高速率的需求要求锁相环能工作在很高的频率下；系统对低误码率的要求也对锁相环的输出抖动给出了严格的限制；单芯片集成解决方案的流行要求锁相环能在满足系统指标的情况下兼容标准CMOS工艺。本文的设计目标为：基于标准的SMIC0.13μm MS/RF1P8M CMOS工艺，设计一款符合802.3av物理层协议并且可以完全集成的锁相环。主要的研究内容包括：针对应用于光纤通信中的高速SerDes的特点，提出一种适用于低抖动锁相环的优化设计方法。该方法采用抖动和增益峰值约束环路参数，减小了设计时的迭代次数，优化了输出抖动。对用于片内时钟产生器的锁相环的设计起了指导作用。随后，根据确定的环路参数以及工艺特点，在传统差分输入电荷泵的基础上加入预充电模块和大摆幅cascode电流镜，在提高电荷泵开关速度的同时，提高电流匹配度。本文也对正交压控振荡器的互耦合方式做了合理改进，交换了互耦合管和交叉耦合管的位置，降低了互耦合管的等效输出噪声，优化了正交压控振荡器的相位噪声特性。根据提出的设计方法设定环路参数，并对模块电路进行改进，最终设计出一款低抖动锁相环，得到仿真结果：输出频率为5.15625GHz，随机抖动均方差值小于0.62ps，确定性抖动峰峰值小于8.8ps，功耗为15mW，锁定时间小于6.5us。对其关键模块QVCO进行了流片测试，测试结果表明：其频率调节范围为4.5GHz到5.4GHz，输出相位噪声为-104.531dBc/Hz@1MHz，中心频率处均方差抖动为1ps，满足了设计指标。