射频LDMOS器件作为功率集成电路中的核心器件,已经成为国内外器件研究热点。目前主要的技术困难在于同时兼顾集成度高、功耗小以及较高的增益与击穿电压等特点。针对射频器件,主要的研究工作集中在设计并制造出性能更加优越完美的射频功率器件,即让器件在拥有更高的耐压性,更高的工作频率的同时,产生的功耗越低越好。本文针对射频LDMOS器件共提出两种新型器件结构,分别为单层Shield源极场板的射频LDMOS器件和具有部分阶梯PSOI结构射频LDMOS,并针对两种器件进行仿真分析和模型研究。采用单层Shield源极场板设计射频LDMOS器件:源极有源区采用减小器件面积的trench sinker结构,以及部分阶梯PSOI结构作为衬底,对该结构做出了添加阶梯栅极结构的改进。在射频LDMOS器件需要满足的耐压,阈值和频率特性条件下,使用仿真工具ISE-TCAD对阶梯栅厚度与长度,漂移区长度与浓度,shield场板厚度与长度这些主要参数进行仿真对比,得到击穿电压、转移特性、输出特性、寄生电容、频率特性这些主要电学特性随结构参数变化的情况。通过获得的最优结构设计参数来减小器件寄生电容以提升频率性能。最终得到了一组优化的器件结构。即LDD区注入浓度为2×10¹⁷cm^-3,栅长为0.5μm,栅边缘厚度为0.08μm,LDD区长度为5.5μm,Pbase区注入浓度为1×10¹⁷cm^-3,shield厚度为0.4μm、长度为1.5μm,击穿电压109V,阈值电压2V,2450MHz工作频率下增益达到17.3dB。击穿电压提升了49V,增益提升了2.3dB。另一种针对射频LDMOS器件改进方法是以trench sinker结构以及部分阶梯PSOI结构作为衬底结构,添加阶梯漂移区来提升性能。其中,阶梯掺杂LDMOS的耐压能力主要取决于取决于漂移区长度、漂移区内的单位面积含有的总杂质量。使用仿真工具ISE-TCAD分别对结构参数进行仿真对比,其中包括Pbase区浓度、浅掺杂与重掺杂LDD区长度和浓度以及结深。对器件最适宜用于需求设计的具体参数进行了确定。即Pbase区注入浓度为1.8×10¹⁷cm^-3,栅长为0.5μm,LDD区长度分别为轻掺杂部分1.5μm,重掺杂部分2.5μm;浓度分别为2×10¹⁷cm^-3和4×10¹⁷cm^-3;结深分别为0.5μm和1μm,此时满足击穿电压65V,阈值电压2V,在2450MHz工作频率和32V工作电压下达到19dB增益的技术指标。击穿电压提升了5V,增益提升了4dB。