论文部分内容阅读
现代集成电路设计中,芯片的规模和复杂程度呈指数增加,为了保证所设计芯片功能的正确性和制造的完备性,需要比以往更多的时间和人力,困难度大幅增加。而目前功能验证能力已经远远落后于设计能力,功能验证已成为大规模芯片设计的瓶颈,它造成了芯片测试困难度的增加。另一方面,集成电路硅工艺本身由于掺杂不均和杂质等因素造成制造过程中出现缺陷,使得芯片测试异常。近年来,在验证方面的改进主要体现在产生了基于SystemVerilog的一些新验证方法,比如基于断言的验证、可约束的随机激励等。而制造测试随着可测性设计(DFT)的引入,大大简化了芯片由于制造过程中因自身缺陷而进行的复杂调试。在充分的文献调研基础上,本文研究内容和取得成果如下:1.本论文首先介绍了一种新型的基于断言和可约束随机激励的验证方法,其次利用基于SystemVerilog的验证平台对一款SRT3700对讲机芯片数字音频接口电路进行了详细的验证,验证环境为ModelSim6.2g、Debussy和Perl;对接口电路编写了196个测试案例,可覆盖各种情况;使用Matlab和ModelSim对接口模块中的速率转换器进行了协同验证,充分验证了该模块的功能正确性。2.在可测性设计方面,本文研究了主流的可测性技术,结合项目的具体要求,完成了对SRT3700整个数字核心的全扫描DFT设计,包括设计了数字模块的测试环、修改了时钟生成模块、预留了测试扩展端口等。扫描综合使用了Cadence公司的RTL Compiler,使用Mentor Graphics公司的Fastscan对设计生成ATPG,并对生成的模版进行了验证。对测试模版的仿真结果表明所设计的数字核心达到了98%的覆盖率。3.最后对讲机芯片完成了SMIC 0.18um工艺流片,经测试表明本文所做的设计在芯片能够成功通过DFT测试,接口电路功能正确。