论文部分内容阅读
随着智能变电站向着小型化、智能化、高可靠性方向发展，变电站自动化系统对合并单元的性能提出了越来越高的要求。基于IEC60044-7/8的合并单元通信效率低下，通信方式落后，基于IEC61850-9-1的合并单元采用单向广播通信方式，通信速率高，但是多个合并单元之间的数据不能共享，跨间隔通讯效率低。IEC61850-9-2标准的灵活性、适应性更强，数据通道、采样速率等可根据实际情况配置，采样值使用虚拟局域网组播方式进行信息传送，过程层数据可以实现共享，突破了对间隔的限制，不同间隔的数据可以实现共享。本文首先针对IEC61850标准对合并单元进行了信息模型构建与通信服务映射分析，并对过程层组网方式进行了探讨。然后根据IEC61850-9-2标准的要求设计了基于FPGA&ARM9的合并单元，然后详细介绍了合并单元的硬件电路与器件选型。接着，详细分析了ARM的启动过程、与FPGA进行数据交换的实现过程、数字定标功能、相位延迟补偿方法以及以太网控制芯片底层驱动的开发等。本文还分析了多种同步对时方案及其优缺点，并实现了合并单元的同步功能，随后，详细介绍了采用verilog硬件描述语言的FPGA设计实现方案，包括高速串行数据接收功能的实现，多路数据的排序与存取、双口RAM的读写等。最后，本文对合并单元进行了性能测试，对满足了9-2标准的报文在结构上进行了详细的分析，并针对采样通道数和采样率的改变对合并单元装置做了一系列测试，验证了其在实时性、高速性、互操作性、可靠性等方面的要求，具有一定的工程实用价值。