目前集成电路(IC)的安全性获取了在学术界、政府机构以及制造业广泛关注。部分原因是设计外包和制造向全球范围内的低成本地区迁移,部分是因为对第三方的知识产权(IP)和来自不同供应商的设计自动化工具的日益依赖,使得目前集成电路供应链被认为比以往任何时候更容易受到恶意修改,因此尽快开展可靠性芯片设计及硬件木马相关研究刻不容缓。本文基于硬件木马设计的基本特性,提出一种基于可疑电路结构检测的木马检测技术,这种检测技术可以应用于任何设计阶段门级网表的硬件木马检测,不仅能保证芯片设计阶段的可信,还可以确定木马在芯片设计的哪一个阶段插入。经研究验证,该检测方法能有效定位到电路中存在的特征明显或高隐蔽性的硬件木马,针对面积很小且隐蔽性强的硬件木马也能达到很好的检测效果,能有效检测出面积大于等于0.0038%的隐藏型木马。本文的研究工作主要包括以下内容:(1)硬件木马特性及现有检测方法研究。分析硬件木马的本质特性及原理,总结现有检测方法的优缺点,从硬件木马的隐蔽性特质出发,结合现有木马检测技术提出基于可疑电路结构分析的硬件木马检测技术;(2)可疑电路结构剖析。从硬件木马基本特性出发,总结了电路中极有可能是硬件木马的基本电路结构。利用Perl语言强大的文本处理能力和正则模式匹配,将待测电路网表转化为便于结构遍历的中间数据存储形式。研究了利用Perl对每种可疑电路结构的遍历匹配过程,重点分析对比了获取电路中低活性可疑结点的两种不同方法,通过对大量的数据分析和处理确定了两种方法的适用性;(3)硬件木马设计及检测研究。在UART基准电路的RTL级和门级设计了5种不同类型和结构,大小从1.05%到71.52%不等的硬件木马,并编程实现将不同木马电路随机插入到原电路网表的不同位置。在插入设计木马电路的10个待测UART电路上实现木马电路的检测和定位,并分析木马电路功能;(4)自动化平台搭建及检测结果对比。利用Perl内嵌的Tk模块搭建自动化检测平台,在未知木马电路的AES受感染电路上实现硬件木马的直观高效检测。在AES原电路中随机插入木马面积占总电路面积比0.0014%到0.026%不等的木马电路后进行检测,对比其它文献中的检测效果,结果表明本文检测方法在检测小型木马上效果更优。