论文部分内容阅读
近几年来,高压功率半导体器件广泛的应用在智能家居、轨道交通和汽车电子等多个领域。高压功率半导体器件的更新速度越来越快,但同时,对其性能的要求也越来越高。利用绝缘衬底硅(Silicon-On-Insulator,SOI)技术的横向金属氧化物场效应晶体管(Laterally Double-diffused Metal-Oxide Semiconductor,LDMOS)兼具了 SOI 技术和 LDMOS 的优点,工作速度快、寄生效应低、工艺制备简单、方便集成,且能够实现理想的隔离效果。因此,SOI LDMOS在高压功率半导体器件领域受到广泛的关注。本文从器件结构设计的角度出发,结合SOI LDMOS的横向和纵向耐压机理,对基于SOI LDMOS的高压器件进行研究,并提出了两种新型的器件结构。第一种是具有混合的部分P型硅埋层(Partial Buried P Layer,PBPL)和部分N型硅埋层(Partial Buried N Layer,PBNL)的SOI LDMOS器件。该器件在横向表面电场分布中存在着两个尖峰,能够更好的改善RESURF效应,并且为漂移区和部分N型硅埋层之间的折中提供足够的调节空间,从而在提高器件击穿电压的同时也降低了导通电阻。仿真结果显示,与传统的SOI LDMOS和具有N埋层的SOI LDMOS相比,具有混合PBPL和PBNL的SOI LDMOS器件达到了更高的击穿电压,并且导通电阻分别降低了 26.5%和24.6%,其品质因数(Figure-Of-Merit,FOM,=BV2/Ron)是最高的。第二种是具有多种部分埋层的 SOI LDMOS(Hybrid Multiple Partial Buried Layers,HMPBL SOI LDMOS)器件。多种部分埋层包括部分埋氧层、部分P型硅埋层和部分N型硅埋层。引入多种部分埋层可以在增加器件的击穿电压的同时降低器件的导通电阻。仿真结果显示,与具有埋N层的SOI LDMOS和具有埋氧双阶梯型的SOI LDMOS相比,HMPBL SOI LDMOS达到了更高的击穿电压,并且导通电阻分别降低了 11.9%和9.7%。虽然与具有混合PBPL和PBNL的SOI LDMOS相比,HMPBL SOI LDMOS的导通电阻略有增加,但是其击穿电压增加了 11%,故仍然具有更高的品质因数(Figure-Of-Merit,FOM,=BV2/Ron)。