本文设计了一个用于TFT-LCD时序控制的锁相环时钟倍频器。作为TFT-LCD时序控制器(Timing Controller)设计项目中的一个IP主要为TFT-LCD时序控制器中低压差分信号(LVDS)接口提供3.5倍频的时钟信号。本锁相环采用电荷泵锁相环结构，其输出信号占空比为50％，输出频率范围为87.5～315MHz，适用于输入频率25～90MHz各种TFT-LCD时序控制的要求。设计采用了“自项向下”的设计方法。 1.从锁相技术基本理论出发，利用锁相环数学模型，推导了锁相环二阶线性模型的暂态响应；并对锁相环三阶系统的稳定性做出了详细分析与验证；同时对锁相环环路噪声进行了分析，对于环形压控振荡器的相位噪声模型进行了研究，推导了几种振荡器噪声模型，在此基础上提出了对电路设计有指导意义的约束条件。 2.依据设计指标确定了系统结构和环路参数。利用数学工具Matlab和VerilogA语言，分别设计了锁相环系统的数学模型和行为级模型；并对环路参数进行了优化。 3.在此基础上，对锁相环各模块进行了详细的晶体管级电路设计和仿真，包括鉴频鉴相器、电荷泵、分频器、压控振荡器和电流基准源；对模块组成的系统进行了整体仿真，从仿真结果可以看出，各个模块以及整体锁相环电路的设计都达到了设计指标；整个设计是在特许Chartered 0.35μm 3.3V 2P4MCMOS工艺下设计完成。 4.完成了版图的绘制与验证工作。 本文的研究成果对锁相环电路中的系统级设计与各个模块级设计，尤其对振荡器相位噪声的分析与电荷泵的设计有很好的指导意义和参考价值。