电子产品对小型化、多功能、低成本和低功耗的追求永无止境,这使得工艺提升和系统集成成为半导体产业的两大发展趋势。目前强调以工艺提升为主的晶圆制造业仍按照摩尔定律在发展。但是随着工艺尺寸的缩小,摩尔定律正在逐步走向极限。系统集成是半导体产业超越摩尔定律的重要技术途径,目前有三大技术:系统级封装(System in Package,SiP)、系统级芯片(System on Chip,SoC)和三维集成电路(Three Dimension Integration Circuits,3D IC)。SiP在一个封装体中集成多个不同功能、不同工艺的芯片和一些无源元件和天线,构成一个具有强大系统功能的三维多层复杂的系统。与SoC技术和3D IC技术相比,SiP具有集成度高、工艺兼容性好、成本低和可靠性高等优点,具有广阔的应用前景和巨大的市场需求。射频芯片是系统级封装的重要组成部分。小型化的射频芯片可以大幅度提高系统级封装的集成度和可靠性,因此射频芯片的小型化成为近年来的研究热点。射频芯片的小型化有两种发展趋势,即组件的可重用技术和有源电感技术。组件可重用技术是指在一个多模式/多频段芯片中,多个收发器共用同一个超宽带低噪声放大器或者超宽带调谐范围的振荡器、锁相环等。有源电感是指采用MOSFET晶体管交叉耦合电路来实现的一个等效电感电路。与无源电感相比,有源电感具有电感值大且可调,Q值大且可调,工作频率高,占用面积小等优点。在射频电路中CMOS无源螺旋电感占据了芯片版图的主要部分,所以当采用有源电感来代替CMOS无源螺旋电感设计射频芯片时,可以大幅降低芯片的面积和成本。信号完整性是系统级封装中一个不可忽视的问题。引起信号完整性的一个主要原因是信号链路上的阻抗突变,最常见的阻抗突变结构有微带线到带状线过孔、微带线到焊盘、隔直电容和连接器等。在低频范围内,这些阻抗突变对系统的信号完整性影响可能不大。但是在工作频率很高的系统级封装中,这些阻抗突变会引起严重的信号完整性问题。从现有的文献来看,还没有从设计角度消除这些固有阻抗突变的研究成果报道。本学位论文采用TSMC 0. 18μm CMOS工艺实现了一种新型的基于阻抗负反馈技术的浮地有源电感和一个基于双通道并联技术的0.5-11GHz超宽带低噪声放大器。该超宽带低噪声放大器作为多频段/多模式系统中一个可重用组件,可以减少芯片面积,简化系统架构。为了进一步实现面向系统级封装的射频芯片小型化,本文将该超宽带低噪声放大器中的螺旋电感全部替换成本文设计的有源电感,设计出一种基于有源电感的超宽带低噪声放大器。论文还对系统级封装中常见的焊盘和隔直电容处的阻抗突变引起的信号完整性问题进行了研究,提出了一种消除阻抗突变的补偿设计方案。本文具体研究内容与成果阐述如下:1.分析了基于Gyrator-C电路的CMOS有源电感的基本原理,拓扑结构和实现方法。设计了一种新型的基于阻抗负反馈技术的浮地双端口有源电感,该有源电感采用TSMC 0. 18μm CMOS工艺流片。测试结果表明它的核心电路面积仅为mm2,最大电感值33nH,最大品质因子68。该电感可以直接替换射频电路中的螺旋电感。此外还设计了一种采用过电流前馈技术的有源电感,新的有源电感以较小的功耗代价实现了线性度的显著提高。0.042.设计实现了一个基于双通道并联技术的0.5-11GHz CMOS超宽带低噪声放大器,该低噪声放大器的信号通道A采用电感串联峰值技术来实现0.5-11GHz超宽带范围内的平坦增益,信号通道B采用电阻负反馈技术实现宽频带输入阻抗匹配。通过将这两路信号并联可以实现0.5-11GHz频带的平坦增益,输入匹配,并且信号通道B中的热噪声可以通过噪声消除技术被通道A消除掉,从而获得较低的噪声系数。该超宽带低噪声放大器采用TSMC 0. 18μmCMOS工艺流片。测试结果表明,最大增益为10.2dB,芯片总功耗为14.4mW,在0.5-11GHz频率范围内输入回波损耗低于9dB,噪声系数范围为3.9-4.5dB。为了进一步实现面向系统级封装的射频芯片小型化,本文将这个超宽带低噪声放大器中的三个CMOS螺旋电感替换成本文设计的新型浮地有源电感,仿真结果表明基于有源电感的超宽带低噪声放大器性能接近采用螺旋电感的超宽带低噪声放大器,但是芯片面积减少了60%。3.对系统级封装中传输线到SMT(Surface Mounted Technology)焊盘这种典型阻抗突变结构进行了三维建模仿真,分析它们对信号完整性的影响,提出了一种采用掏空焊盘正下方部分参考平面的补偿设计方法来消除阻抗突变,改善系统信号完整性,并采用保角变换方法推导出一个计算最优掏空参数的解析模型。最后对装载在高速PCB上的隔直多层陶瓷电容采用类似的补偿设计方法,仿真和测试结果表明该补偿设计可以显著改善隔直多层陶瓷电容的S参数,时域反射电压以及眼图质量。