随着SoC复杂度和集成度不断提升,数模混合信号系统的应用变得更加普及和多样化。在混合系统设计验证过程中,如果在各个阶段都采用Spice模型仿真验证的方法,会大幅延长验证的周期和减缓设计迭代的速度,而全部采用数字离散功能模型,又丢失模拟部分的仿真精度和性能参数。论文结合已经成熟的混合信号建模方法,对信号监测比较器进行分析和建模,达到仿真速度和精度的折衷,从而满足混合信号系统验证要求和需要。本文基于Verilog-AMS平台主要分析和建立了有信号监测功能的比较器电路完整的行为模型。论文首先介绍了该电路的应用背景和Verilog-AMS平台的特点,然后介绍数模转换器和比较器的工作原理和主要结构,通过这些介绍和对比分析得出论文建模对象所用的电路结构。最后系统的将信号监测比较器电路分解为结构和功能相互独立的各个电路模块,通过理论分析各模块功能的行为特点,建立相应的行为模型,使用Verilog-AMS语言对行为模型进行描述,同时采用Cadence模混合仿真软件对各行为模型进行仿真,并对电路模型和真实电路仿真结果进行了对比和分析。通过仿真结果可知比较器模型的开环增益为80dB,相比于Spice仿真其误差为1.25%,；低速和高速模式下建立时间分别为38.8μs和2.2μs,相比与Spice仿真误差均在15%内；DAC部分在3V和1.5V参考基准源下建立时间分别为79ns和63ns,工作电流为9.1μA,相比于Spice仿真建立时间误差均在15%以内,电流误差在3.3%；系统总的工作电流为21μA,相比于Spice仿真误差为10%。对比Spice仿真结果表明通过这种方法对数模混合信号电路建立行为级模型能够不仅能够在一定程度上反映电路的真实的物理特性和保证仿真精度,在速度上还有不低于50倍的提升,从而加快设计和验证进程。