在知识化和数字化的时代，需要存储和处理的信息量与日俱增，这就要求存储材料和器件具备更高的存储密度和更快的响应速率。如何提高存储速率、实现纳米尺度的信息存储是需要解决的关健问题之一。相变探针存储技术具有高存储密度、高存储容量的特点，采用探针阵列时还可以获得高速的读写特性，是目前最有可能取代传统存储手段的前沿技术之一。本文主要针对可用于相变材料读写擦等操作的纳米相变存储系统进行探索性的研究，重点从如何驱动相变存储介质或探针阵列、探针存储控制系统以及探针定位控制等方面进行设计。 本文首先选取了内存式存储系统作为相变探针存储系统的整体结构，后续工作皆以此为基础。根据各种微驱动方式的特点，选择了结构简单、适合于集成化制造的静电力驱动方式。设计了用于相变探针存储系统的微型静电驱动器，具有面积为12×12m㎡的中央XY平台和100μm的静态位移，平台上相变存储介质的面积定为6.4×6.4m㎡，并考虑分析了该驱动器的可靠性以及机械干涉问题。分析表明，所设计的静电微驱动器的结构是合理的，各项参数是可行的，可以满足相变探针存储系统的要求。 相变存储系统对信息的读写如何正确可靠地进行，是本文探讨的重要内容。设计了存储控制系统的整体方案，包括系统寻址方案、探针定位、单元选择方法的确定等。系统寻址方案不同于传统的RAM，ROM，EPROM等半导体存储器，必须分两次进行译码寻址。对字节单元进行寻址实际是对两个阵列矩阵定位的问题，即先确定探针阵列的位置，再选定某个字节单元。对探针定位与单元选择方法作了周密考虑。 探针的正确定位是探针存储系统的关健问题。本文就探针定位控制系统中的三个主要集成电路功能模块分别进行了设计，并进行SPICE模拟仿真。三个功能模块分别是：11位数值比较器、11位数值减法器以及高速高精度D/A转换器。 数值比较器和减法器为纯数字电路，由基本门级电路组成。11值比较器采用4+4+3的分段结构，即采用四位数值比较器和三位数值比较器的组合来实现11值比较器。11值减法器采用先行进位和串行进位相结合的方法。模拟结果表明两者的逻辑功能正确，性能较好。 数模转换器的性能如何，将直接影响并制约着整个存储控制系统的性能。D/A转换器结构较为复杂、子电路比较多，如温度码译码器设计、CMOS带隙基准电压源、电压电流转换电路、运算放大器、输出电流源等。DAC的设计采用分段译码电流舵结构，高5位采用温度码译码，低6位采用直接二进制码。根据台积电TSMC0.35μmCMOS工艺的特点与要求，设计出了具体的电路。用集成电路专用软件Tannertoolspro中的TSPICE进行模拟仿真，结果表明，所设计的集成电路模块性能较好，可以初步满足探针定位控制系统的要求。 本文开展的工作是初步的，对于如何使相变存储技术成为现实可用的相变存储器件作了探索性的研究。