论文部分内容阅读
电力线作为一种现代社会基础设施,分布范围极广。智能电表以电力线作为载波介质,受到国内外高度重视。电力线载波(Power Line Carrier,PLC)芯片是智能电表的核心部件。本文对一种具有可扩展射频收发功能的新型电力线载波芯片BES3803进行了研究,主要工作如下:1.基于SMIC 0.18μm mixed signal工艺,使用Design Compiler工具对芯片进行了带有可测试性设计的逻辑综合,将电力线载波芯片用门级电路实现,同时将电路中的时序器件替换为具有可测试性端口的器件,并针对储存器插入自建内测试电路,以供流片后测试用。使用Prime Time工具对逻辑综合生成的门级网表进行了时序分析,再用Formality工具对RTL级代码和生成的门级网表进行形式验证,保证了逻辑综合的正确性。2.基于SMIC 0.18μm mixed signal工艺,使用Astro工具实现了芯片物理版图设计。包括:布局规划、时钟树综合、布线、寄生参数提取、时序分析、物理验证和形式验证。在布局规划中,采用一种模块限定布局、电源网络线宽优化相结合的非均匀阶梯型电源网络优化方法对数字模块电源网络进行改善,释放了芯片绕线空间,减小了芯片面积,优化了芯片功耗。在时钟树综合中,采用一种忽略门控时钟偏移检查的新型时钟树综合、局部时钟树构建的方法进行优化,大幅度减少了时钟缓冲器插入数目,再次优化了芯片功耗,减小了芯片面积。3.对芯片功能、功耗和电压降进行了仿真验证。结果表明,电力线载波芯片功能正确。针对芯片扩展功能,进行了匹配设计。本文设计的电力线载波芯片BES3803完成了芯片从RTL(register-transfer level)到GDSII(graphic design system II)的所有设计工作,最终芯片面积5.87mm2,功耗61.116mW,测试覆盖率98.21%。仿真验证表明,芯片功能正常,且相比原有芯片性能大幅度提高,功能更加强大,具有更强的市场竞争力。