信道编码技术能够有效改善通信系统的性能,提升通信系统的容量。因此,研究人员一直以来都在寻找一种可以使信道容量达到香农极限的编码方法。2007年,E.Arikan提出了一种名为极化码(Polar Code)的编码方法,并证明了该编码在二进制离散无记忆信道(BDMC)中,理论上可以使信道容量达到香农极限,而仅具有较低的编码译码计算复杂度。极化码因其优秀的性能与严密的理论支撑,在信道编码界引起了广泛的关注,成为了该领域的研究热点之一。随着2016年极化码被确定为下一代移动通信系统(5G)控制信道中短码的编码方案,使得极化码的算法研究与硬件设计更具研究价值与实际意义。论文首先对极化码编码及译码算法进行了分析与研究,在此基础上,设计出了其编码器和译码器的硬件结构。在完成SC译码结构的过程中,本文提出了一种以电路结构计算递归问题的方法,并设计出了译码器中关键的对数似然比计算模块,使得所设计的极化码译码结构可以以较低的资源消耗来实现其应有功能。完成了整体编解码系统的硬件描述文件后,本文使用QuartusⅡ软件对所设计的结构进行了逻辑综合,得出了编码器与译码器的RTL级电路模型以及资源消耗等信息。为了验证所设计编解码器的功能,本文使用Modelsim与Matlab软件对其计算过程进行了联合仿真,分别对比了其编码和译码结果,证明了所设计的编解码器功能正确;与此同时,本文设计了模拟高斯白噪声信道的仿真链路,模仿实际的信息传输过程对所设计编解码器进行了仿真,统计出了其仿真传输的误码率,证明了其性能可靠。