随着集成电路设计产业的快速发展，芯片的应用领域变得越来越广泛。电子芯片不再局限于个人计算机中的应用，而是广泛地拓展到了医疗电子，工业控制，移动消费类电子市场等多方面。而且，芯片产业的发展越来越快，单颗芯片的集成度越来越高，功能也越来越复杂。然而，随之而来的是，芯片的功耗问题也越来越严重。如何合理地对芯片进行低功耗设计优化，有效地降低芯片的功耗，已经成为集成电路设计领域中的一个重要研究课题。　　集成电路设计领域可划分为版图级、门级、寄存器级以及系统级设计。其中，不同的设计层级有着截然不同的低功耗设计方法。由于优化设计的层级不一样，不同的层级的低功耗设计的效果也完全不一样。其中，系统级的低功耗设计，其降低功耗的效果最为明显。因为系统级的低功耗设计，从系统全局出发，对系统中每个独立的子模块进行统筹规划，从而有效减少系统的功耗浪费。　　在系统级的低功耗设计技术，主要有动态电源管理技术及动态时钟管理技术两个方面。本论文正是在此背景之下，结合实验室的课题与资源，开展了低功耗集成电路设计技术相关方面的研究，完成对系统功耗管理单元的设计与实现工作。本课题设计中的系统功耗管理单元，采用动态时钟管理技术，根据SoC系统工作的需要，合理划分其工作模式。其中，不同的功耗模式，对应着不同的系统时钟驱动。当系统需要高速工作时，系统功耗管理单元控制时钟模块产生高频时钟供给，以满足其工作性能的需求;当系统不需要高速工作时，系统功耗管理单元控制时钟模块输出低频时钟供给，或者关闭相关模块的时钟供给，以满足其低功耗设计的要求。系统功耗管理单元通过对系统时钟进行全局、动态的规划配置，以系统的负载需求为基础，动态分配各个模块的时钟供给，从而有效减少由于系统时钟驱动而带来的功耗浪费，实现系统的低功耗设计要求。