随着现代数字通信技术的发展,对数据传输速率和带宽的要求越来越高。为了扩大传输容量和提高传输效率,在基带传输系统中,经常依据时分复用原理,通过数字复接与分接(统称为数字复接技术)来实现不同速率等级数据码流的合并与分离,以便更合理地利用高容量的信道进行传输。数字复接技术被越来越广泛地应用在光纤通信、数字微波通信及数字程控交换等技术领域中。数字复接技术已经形成了通用的标准和体制,主要是准同步数字体系(PDH)和同步数字体系(SDH)。从长远来看,SDH将会取代PDH。但由于PDH复接系统信道利用率高,设备简单,在一些小规模、小容量的通信网中,仍具有广泛的市场和应用价值。早期PDH复接许多部分采用模拟电路,有很大局限性。因此研究如何用现场可编程门阵列FPGA(Field Programmable Gate Array)实现PDH复接电路全部数字化有着重要的意义。本文通过对数字复接技术理论的研究,设计了一种基于FPGA的同步数字复接系统。其主要功能是在复接端将四个支路的同步数字信号合为一路合路信号,在分接端将此合路信号恢复成原来的四路信号,系统功能由FPGA芯片实现。全文具体包括以下主要内容：首先,介绍了数字通信体制、数字复接原理以及同步技术的相关知识,确立了本系统复接／分接方案的实现方式。其次,利用FPGA对四路同步数字复接系统进行了分析和设计,主要包括五个模块：HDB3(High Density Bipolar)编／译码、位同步时钟信号提取、帧同步信号提取、复接系统和分接系统。文中详细介绍了各模块的设计思路,并对位同步和帧同步电路的主要性能指标进行了优化。系统的设计采用原理图输入和VHDL硬件描述语言编程结合的方式实现,并给出了在QuartusⅡ中进行开发和仿真的结果。最后,进行了系统调试,给出了系统的下载和配置过程,对设计中出现的问题进行了分析。本文所设计的数字复接系统,内部集成了许多模块,主要功能可由单片FPGA芯片实现,并且具有较强的扩展能力和良好的移植性。本文的设计成果可用于数字光端机芯片或片上系统等设计中,对数字复接相关的设计有一定的参考价值。