数据采集系统是信号与信息处理系统不可缺少的组成部分，并且广泛用于通信、雷达、测试仪器和医学成像等领域。现代雷达数字信号处理技术、软件无线电等技术的发展，对数据采集处理系统要求也越来越高。在数据采集系统中，采样率和数据存储容量是两个重要的指标。由于ADC工作的最大采样率往往受限于它的分辨率，高速高精度数据采集系统的开发也受到A/D转换器芯片发展水平的限制。为利用已有的A/D转换器得到更高采样速率的数据采集系统，采用了并行交替型ADC的结构。存储器对于数据采集系统来说也非常重要，大容量的存储器可以保证更长的连续数据采集时间。DDR2 SDRAM具有工作频率高、容量大、功耗低、价格低廉等特点，是实现大存储容量数据采集系统的合理选择。本文采用DDR2 SDRAM作为存储器，可以加大数据采集系统的存储深度，提高了系统连续数据采集的能力。可编程逻辑门阵列(FPGA)经过多年的发展，其功能日益完善。FPGA以其设计的灵活性、强适应性以及可重构性，使其在数据采集系统中得到了广泛应用。本文采用FPGA作为数据采集系统的控制单元，接收ADC采集数据、实现DDR2 SDRAM控制器并实现对USB通信接口控制。　　 本文的要包括以下几方面的工作。首先，研究并行交替型数据采集理论，针对并行交替型数据采集系统的通道失配误差进行分析并提出了相应的修正方法。其次，针对并行交替型数据采集系统设计了详细的实现方案，并完成了原理图与PCB的设计。最后，采用FPGA作为数据接收单元的控制电路，并完成了数据采集系统的逻辑设计和验证，包括数据的接收与重组、DDR2 SDRAM控制器的设计以及USB通信接口的逻辑设计。　　 最终，用4片最高采样率为250Msps(Mega sample per second)的ADC进行并行交替采样，得到最高采样率为1000Msps的数据采集系统；利用4片容量为256M的DDR2 SDRAM芯片作为采集数据存储器，可以连续存储1G(Giga)的数据。