半导体工艺和EDA技术的发展使片上系统SoC的设计成为可能。随着SoC规模的扩大和复杂程度的不断提高,基于可复用IP核的系统集成技术成为当今大规模集成电路设计的重要方法。可复用IP软核的设计应遵照规范的IP软核设计流程及设计规划:用硬件描述语言对电路进行RTL建模;由EDA工具对RTL模型进行综合;再用EDA工具对设计进行仿真测试,对其功能和时序进行验证;最后将所设计的IP软核在FPGA中固化并进行其功能和性能的上电验证。 论文叙述了可复用IP软核的总体设计,提出IP软核规范化设计的具体方法;针对ActelFGPA的EDA工具总结了面向综合的VHDL语言的编码风格;针对IP软核的测试、验证提出了面向测试、验证的IP软核设计方法—BIST内建自测试方法。在深入研究可复用IP软核设计方法的基础上,结合开发团队实际需要,设计了常用的两款曼彻斯特编译码器IP软核。 论文还介绍了应用IP软核集成技术的“数字声波井下仪检测面板”的设计与实现。将该设备作为IP软核的验证平台,使IP软核的验证和实际应用有机结合,产生了良好的效果。最后论文通过“阵列感应井下仪”平台验证了IP软核的可复用性。