随着集成电路技术的日益发展,单片机的发展日新月异,其集成度不断提高,可控性不断加强,越来越多的应用于我们的生产生活等各个方面。由于不同的应用需求,单片机特性各异,总的来说是以8051单片机及其兼容机为核心往高性能和专用性两个方向不断发展。　　与此同时,低功耗要求日益明显,对于电池充电的便携设备尤其如此。因而芯片的低功耗设计越来越受到重视,对于不同的层级有不同的方法来对功耗进行优化。文中研究了CMOS电路的功耗原理,通过对其分析,介绍了几种常用的行之有效的低功耗设计方法。　　在本文中,为了提高芯片开发的进度,质量和成本,设计了一款兼容标准51单片机的8051单片机IP核,兼容全部的111条汇编指令,核内设计了4组用户寄存器,21个专用寄存器以及大量的位寻址空间以提高运算速度和性能,另外有5个中断源。　　该8051IP核主要面积为组合逻辑电路,设计中对组合逻辑进行了大量的优化,同时采用功耗管理降低其系统功耗,采用门控时钟对核内大量的多比特寄存器实现分组门控,对功耗和面积达到了良好的优化效果。通过验证确定8051IP核以及低功耗版本功能的正确性,然后通过PP功耗分析可以发现进过优化的低功耗版本8051IP核的功耗降低了40％,效果明显。　　由于时间和资源有限,本款设计中对面积考虑不多,期望在后面的研究中可以实现对功耗和面积的权衡优化,实现8051的扩展设计等以适用于更广阔的应用环境。