辐射效应对于电子芯片造成的影响随着集成电路技术的提升而愈加严峻,对于集成电路的加固设计也提出了新的要求。静态随机存储器SRAM作为一种高速缓存,在集成电路中占据了极其重要的位置;但与此同时,因为其自身的敏感性和超大的面积占比(在SOC芯片中面积占比超过70%),在辐射环境中极易受到辐射影响,而随着集成电路技术的提升,这种影响变得愈加严重。因此,针对SRAM的加固要求随着集成电路技术的提升也一直在变化。本文从基础器件和单元出发,讨论了数字电路设计中的时序问题和时序优化方法;同时,还分析了辐射效应对于集成电路的影响以及辐射影响随着集成技术的提升而产生的变化,得出结论是130nmSOI工艺下,总剂量效应TID和单粒子翻转SEU是对SRAM影响最严重的两种效应。本文基于130nm商用SOI工艺,在对单粒子效应、总剂量效应、数字集成电路设计技术深入研究的基础上,设计了一款容量为8Kx8bits、具有良好的抗总剂量和单粒子效应的SRAM,设计方法为全定制设计。本文深入研究了加固DICE单元的抗辐射性能,针对加固DICE在读写操作期间抗辐射性能失效的问题,设计了一种新的加固单元。该存储单元利用体偏置隔离管进行加固,在读写期间依然具有好的抗辐射性能。并通过理论分析给出了该单元的设计尺寸。在加固存储单元的基础上,本文设计了SRAM相应的外围电路,并且对预充单元和敏放单元做了加固设计。