本课题根据某所研制的机载数据链要求,提出了机载数据链发射模块的实现方案,并制造了工程样机。该机载数据链发射模块是将中频信号(70MHz)上变到L波段。它具有体积小、可靠性高,并具有捷变频、低杂散和低的相位噪声等特点。本文研究了机载数据链发射模块的设计方法和工作原理。以锁相环(PLL)、直接数字频率合成(DDS)、现场可编程逻辑器件(FPGA)等为主要的研究对象,对PLL和DDS结合起来实现宽带、捷变频、低杂散和低相位噪声的上变频方案进行了详细描述。进行了一体化模块的设计和生产制造,实物尺寸为:136×130×18 mm,模块的输出频率范围为940MHz～1240MHz,频率步进1MHz,输出功率13dBm,谐波抑制优于-40dBc,输出信号的相位噪声达到-85dBc/Hz@100Hz,-95dBc/Hz@1kHz,-101dBc/Hz@10kHz,-108 dBc/Hz@100kHz,杂散抑制优于-60dBc,跳频时间2us。本文的主要内容如下:1.第一章绪论主要介绍了数据链的发展概况及现状,同时介绍了频率合成技术的历史及现状。2.第二章简述了系统的组成和总体方案,系统的原理框图分析和各部分的功能和特点,包括开关滤波组、二次上变频、DDS和PLL频率合成器等。3.第三章描述PLL频率合成器的设计与实现,包括PLL频率合成器的原理以及在本课题中的设计应用。4.第四章描述了DDS捷变频频率合成器的设计与实现,包括DDS基本工作原理,DDS的结构、特点和发展趋势,DDS的频谱特性,以及在本课题中的应用实现。5.第五章介绍了用FPGA实现系统的控制,包括FPGA的特点及选型,以及在本课题中的设计应用。6.第六章描述系统的设计与实现,包括开关、混频、本振及放大等电路的设计,电磁兼容的设计,系统的实现和调试等。7.第七章进行了总结。