论文部分内容阅读
频率综合器是无线收发机中的关键模块，用于提供稳定的、低噪声的本振信号，其性能影响着整个收发机的性能。分频器作为频率综合器中的关键模块，是频率综合器能够提供可变本振信号的基础，设计高速、低功耗、分频比可变的分频器具有重要的意义。接收信号强度指示器(RSSI)位于接收机中，保证接收机能够处理各种强度的信号，避免接收信号剧烈变化造成接收机失效，是无线收发机中不可或缺的模块。
本文根据频率综合器系统指标得到分频器的设计要求，分析比较了各种分频器结构及优缺点。采用SMIC0.18μm CMOS工艺设计一个应用于无线传感网(WSN)的4.8GHz二分频器和可编程分频器，其中二分频器采用源极耦合触发器，以获得较宽的分频范围和稳定的分频比。可编程分频器采用基于吞咽脉冲计数器结构，该结构电路简单、分频比灵活，且可以使用混合电路设计流程缩短设计周期。完成了电路的设计、版图设计、前后仿真，并进行了流片，芯片测试结果表明，在1.8V电源电压下，二分频器和可编程分频器均能正常工作在4～6GHz，核心电路工作电流分别为1.3mA和4.3mA，当可编程分频器输入频率为4.81GHz，输出频率为2MHz时，其相位噪声为-124.17dBc/Hz@100kHz，两个电路的核心面积分别为100×60μm2和200×100μm2。本文同时采用IBM90nmCMOS工艺设计一个应用于硅基成像阵列的16.5GHz可编程分频器，该分频器采用基于吞咽脉冲计数器结构，由于该工艺缺少数字标准单元，整个电路采用全定制设计流程。其中可编程计数器工作速率较高，采用二进制异步计数器结构。完成了电路的设计、版图设计、前后仿真，并进行了流片，后仿真结果表明，1.2V电源电压下，该电路在13～17GHz范围内能实现273～330分频比，芯片面积为500×485μm2。此外，本文还采用TSMC0.18μm CMOS工艺设计了一个用于WSN的RSSI，采用多级限幅放大器级联和整流器进行电流相加结构来实现似对数放大器，该结构具有较好的抗工艺角和温度变化能力。完成了电路的设计、版图设计、前后仿真，并进行了流片，芯片测试结果表明，在1.8V电源电压下，电路工作电流为1.9mA，输入频率为2MHz时，检测范围为-67～-7dBm，非线性误差小于1.5dB，检测斜率大于15mv/dB，芯片面积为700×560μm2。
本文设计的应用于WSN的整数分频器和RSSI已用于WSN射频收发芯片中，设计的应用于硅基成像阵列的可编程分频器可用于硅基成像阵列接收机芯片中。