随着工艺尺寸的不断缩小,二维闪存遇到了缩放瓶颈。三维闪存的出现,提供了进一步增加存储容量的新机会。其中,使用后栅工艺的太比特单元阵列晶体管（TCAT）架构,由于具有集成度高、操作干扰小等优点,成为如今三维闪存架构研究的热点之一。在TCAT架构中,共源线以钨墙形式存在。狭长的共源线分割了存储阵列、减小了控制栅的面积,减轻了操作干扰。但同时,大体积的共源线结构,一旦出现结构缺陷,也可能使得存储阵列失效。本文通过电性失效分析和物理失效分析,对共源结构缺陷带来的失效问题给出了失效模型,之后结合实验结果给出了工艺优化方案。文章主要论述了:（1）提出了共源线底部金属扩散带来编程干扰问题的失效机制,并仿真验证。编程过程中,由于必要的共源线电压偏置,扩散的金属使衬底充电,降低了编程抑制单元的沟道自升压水平,产生了编程干扰。探究了共源结构底部金属扩散的原因,对黏合层沉积预清洁、黏合层沉积和钨沉积后热退火等工艺步骤进行了分裂实验。切片结果和测量数据表明,预清洁刻蚀损伤了结构轮廓,金属在退火过程中受热激发扩散。（2）对于共源结构开裂带来的字线漏电问题,提出了共源线开裂的失效模型。钨沉积过程中会产生的HF,留在沉积填充空洞中的HF溢出损伤了共源结构顶部氧化层和侧壁氧化层,造成了结构开裂。通过改变刻蚀条件得到平滑梯形深槽轮廓,优化了深槽填充情况,减少了填充空洞。通过改变侧壁氧化物沉积条件提高氧化物质量,以对抗损伤和应力,优化字线漏电。