论文部分内容阅读
近几年,Flash存储器在市场上的比重日趋加大，Nand Flash是目前市场上最主要的非易失闪存技术。SoC是一个专用目标的集成电路,其中包含完整系统并有嵌入软件的全部内容。本文选题主要结合Nand Flash器件自身的特点和SoC技术，开发出Nand Flash IP核，其满足Wishbone总线接口，使得控制器可以作为Wishbone总线的从设备被使用，便于控制器的SoC实现。本文主要内容：(1)分析了SoC技术，相关的IP复用技术，以及片上总线的特点，阐述了选择Wishbone总线作为设计的Nand Flash IP核总线接口的原因。(2)介绍了Nand Flash的物理结构，寻址方式和自身特点，并对其与NorFlash进行了比较。(3)根据设计的Nand Flash IP核预期达到的功能，划分了整体设计模块，完成Wishbone从接口模块，状态控制模块，时序产生模块的设计。详细论述了如何对Wishbone主设备发出的指令进行译码，并给出了状态控制模块中，RESET,READ,PAGE PROGRAM等操作的状态机设计实现过程，给出了Nand Flash基本时序操作的实现方法，最后并对代码进行了IP封装。(4)对设计的Nand Flash IP核进行了功能仿真，在仿真阶段对IP核预计实现的所有功能进行了全面的验证，结果表明设计的Nand Flash IP核所能够正确实现复位，ID读取，读操作，页编程，块擦除，状态读取等操作，达到了预期的设计要求。本文设计的Nand Flash IP核经过验证，功能正确，对今后使用者的相关开发提供了便利，缩短了开发周期。提出的Nand Flash IP核的设计方案对于相关的Flash设计具有普遍适用性，具有较大的实际应用价值。