论文部分内容阅读
存储器是微处理器内核中的关键部件，随着现代微处理器的发展，微处理器内核的运算部件对数据的并行性有了更高的要求，存储部件已经成为高性能微处理器提高性能的瓶颈。超哈佛结构的DSP的出现为提高存储部件性能提供了一种思路。本文设计并实现了一种支持超哈佛结构DSP数字信号处理器的存储机制，该存储机制允许处理器进行并行的访存操作，一个周期内最多可进行4次访问操作。文章所设计的存储机制主要分为存储器总线接口和双存取随机存储器两部分。在设计中，分别采用了分组式固定优先级仲裁算法、读写冲突自我解决机制、存储器布局优化以及高性能多级灵敏放大器等技术，对存储部件进行了优化设计，有效地提高了存储部件的整体性能。