频率合成器是现代电子系统的重要组成部分,是决定电子系统性能的关键设备之一。随着现代通信技术的发展,系统对频率合成器提出了越来越多的要求。低相位噪声、高频谱纯度、高捷变速率和高频率分辨率的频率合成器已经成为频率合成技术发展的主要趋势。为了实现高性能频率合成器的研制,本论文认真分析了频率合成的基本原理,综合DDS和PLL两者的优点,结合系统的技术指标要求,确定DDS激励PLL的实现方案。该方案集成DDS和PLL两者的优点,使用DDS在低频段上合成高分辨力的可变标频信号,用以激励锁相环路,通过PLL实现倍频和跟踪滤波,从而获得高频段和低杂散的信号输出。实际电路设计中,选用高性能的数字频率合成器芯片AD9850用于产生激励PLL的可变标频信号,标频信号的频率分辨率达到了1Hz,可变频率范围为7MHz～10MHz。PLL环路采用固定十分频的分频器和二阶有源低通的环路滤波器,将AD9850输出的频率倍频到系统所要求的70MHz～100MHz的范围内,达到了抑制杂散和提高输出频率的目的。最后本论文制作了基于上述方案的高性能的频率合成器,经测试该频率合成器输出频率为70MHz～100MHz,输出功率为+7dBm～+10dBm,杂散抑制优于70dB,锁相时间小于0.1ms,达到了系统的性能指标要求。