当前以交互式媒体处理、高性能移动计算等为代表的新一代应用,对嵌入式终端的性能、灵活性、成本等指标提出了苛刻的要求。兼具通用处理器灵活性和专用集成电路高效性的可重构计算能够较好地满足这一需求。可重构存储子系统研究可重构系统中数据存取机制,通过优化的存储架构获得高效的数据装载、缓存以及输出,以及研究数据传输和通信的拓扑结构,通过合理规划整个系统中的数据通路获得高的数据利用率。　　 本文设计了一种粗粒度动态可重构存储子系统。首先采用分层设计的思想,将存储子系统分为三个层次,根据功能划分将可重构存储子系统中的子模块划分为存储单元、数据流、配置流三个类别,接着分别设计每个层次中的功能模块,最后设计了一个符合AHB协议的总线接口模块用于接受通用处理器输入的配置信息。在完成初步设计的基础上,采用流水线的设计方法对系统中数据流模块和配置接口进行了优化设计,将数据流模块性能提高了30％左右,配置接口的性能提高了100％。同时对系统中用于实现移位功能的组合逻辑进行了逻辑优化,将该部分使用逻辑门数大概减少到原来的50％。　　 将本文设计的存储子系统集成到REMUS2可重构计算系统中,搭建功能验证平台,完成了基本的功能仿真。在系统时钟200MHz时,1920×1080分辨率的H.264High Profile和MPEG2 Main Profile码流解码达均到了每秒30帧,结果表明本文设计的可重构存储子系统能够胜任复杂的计算密集型应用。