基于FPGA的可重构技术,是指利用FPGA内部逻辑可多次重复改变的特点,通过时分复用的方式使在时间上离散的功能在同一硬件平台上顺序实现的技术。基于这种技术的可重构系统既具有通用微处理器的灵活设计、易于升级的特点,又具有专用集成电路系统的速度快、效率高的特点,它的出现使过去传统意义上硬件和软件界限变的模糊,让硬件软件化。　　 本文在分析国内外可重构系统的研究现状和实现方法的基础上,并结合课题的研究,设计了一种可通过上层PC软件动态的管理底层硬件资源的方法。其中,上层PC软件可通过CPCI总线对底层硬件的拓扑结构和运行状态进行管理和控制；FPGA利用其内部逻辑的灵活性,执行不同的逻辑功能；Flash存储着系统重构信息映射表、用户代码和引导核等有用数据；DSP阵列则是用户算法运行的主要场所。　　 在本文中,首先,对DSP阵列的可重构系统整体结构进行了研究与设计,确定了系统硬件的结构框架和系统软件层次结构。其次,对μC/OS-Ⅱ嵌入式实时操作系统进行分析,将其移植到以ADSP TS201为核心处理器的嵌入式平台上,并对时间节拍函数加以改进。接着,对系统的任务规划、存储空间分配、中断等资源做了详细的规划和设计。然后,对系统各个软件功能模块加以设计和实现。最后,对系统功能和性能进行了严格的测试,并对测试结果做了相应分析。　　 研究表明,在信号处理、图像处理等应用场合,基于DSP阵列的可重构系统可根据待处理信息的特点,通过重构系统的拓扑结构来满足算法的需求,实现通用信息处理平台的功效。既节约研发成本和缩短开发周期,又提高硬件系统利用率,同时还具备较强的实用性和广泛的通用性。