语音识别作为人工智能重要分支,在通信、工业等多个领域备受关注。目前语音识别设备广泛采用语音芯片集成的方式,但是大多数设备必须联网使用,限制了设备使用场地。因此,基于本地语音识别芯片的研究逐渐受到重视。在语音识别芯片设计中,FPGA以其强大的性能,丰富的硬件资源和现场可编程等优势受到了设计者的青睐。但是现在的研究大多集中在如何使用FPGA对深度学习算法加速,或者实现深度学习算法,对涉及本地语音识别整体实现的研究还不多。针对这一问题,本课题研究在FPGA上实现本地语音识别功能。使用基于全局平均池化层的卷积神经网络算法,并提出了简化Softmax层的算法,在保证识别效果的同时以减少FPGA的资源消耗。采用流水线加并行的处理方法加快语音识别速度。本课题研究工作主要包括以下方面。第一,研究了国内外人工智能语音识别技术发展现状和最新成果。在对现有大多数语音识别设备存在的不足进行分析后,提出了利用FPGA实现语音识别的预处理、特征提取、模式匹配等以解决离线语音识别芯片中相关问题的设计方案。第二,利用FPGA实现本地语音识别系统的硬件搭建。进行了总线架构以及各部分组件之间的数据通信电路设计,系统包括电源模块、FPGA核心模块、INA217放大模块、AD73311数模转换模块、AT24C02存储模块、RS232接口与JTAG接口模块。第三,卷积神经网络模型搭建与识别率对比。本课题搭建了三种神经网络模型,一种是传统的卷积神经网络,一种是基于全局平均池化的卷积神经网络,一种是本课题对Softmax层算法简化后的基于全局平均池化的卷积神经网络。对三种模型的识别率进行对比,数据表明三种算法在识别率上差距很小。第四,利用Vivado集成开发环境进行RTL级代码设计,实现了语音识别的预处理、特征提取与模式匹配。将外设模块通信协议与AMBA总线协议相结合。提出了采用流水线加并行的处理方法来加快运算速度,在卷积过程中使用行运算的方法来进行实时处理,并对三种卷积神经网络算法的FPGA资源用量进行对比,数据表明本文提出的算法能够大幅降低FPGA资源用量,加快语音识别速度。第五,在Modelsim下搭建UVM验证环境对AMBA＿UART、AMBA＿IIC、AMBA＿SPI、单个卷积核以及单个全局平均池化模块进行单独仿真。对整体系统进行测试,结果表明系统达到了80%以上的识别准确率。本课题使用FPGA完成了本地语音识别系统,具有快速,离线,资源占用较少的特点对本地语音识别芯片的设计有一定的参考价值。