数据发生器作为现代数据域测试中的通用数字信号源,可以产生大数据量、复杂多样的高速数字激励信号。随着现代科技水平的快速发展,待测设备的工作速度不断提高以及系统功能更加复杂化,相应的对数据发生器的数据输出速率和数据存储深度提出了更高要求,因此需要高速大容量存储器件作为图形数据存储器。随着存储器件的不断发展,动态存储器的出现极大的推动了高速数据流产生技术的研发。本论文首先介绍了动态存储器高速传输数据的工作原理,对其读写数据过程进行了深入研究,并通过分析数据发生器功能和指标要求,提出采用动态存储器作为图形数据存储器,以及采用异步FIFO对动态存储器输出数据进行缓存以达到数据无缝输出的要求,确定了基于动态存储的高速数据流产生系统总体设计方案。然后根据高速数据流产生系统的数据输出特点再结合动态存储器的读写数据过程,设计了基于动态存储的数据产生控制电路,以及具有正确读写动态存储器和无缝输出图形数据功能的DDR2存储模块,最终实现了2Gbps数据流输出和单通道256Mbits存储深度的双通道高速数据流产生系统。完成高速数据流产生系统与上位机控制系统(以Arm为控制核心)之间的接口模块设计,使上位机与数据流产生板能够进行数据信号通信,最终实现了在多种触发方式和运行模式下的高速数据流输出。