论文部分内容阅读
任意波形发生器可以产生常规波形和用户自定义波形,被广泛应用于现代测试领域中。但是随着测试领域中对信号源的各种要求不断提高,促使任意波形发生器朝着高采样率、深存储的方向发展。高采样率在提高输出信号带宽的同时还有助于改善信号质量,而更深的存储深度能够更好地描述波形细节、表现更为复杂的波形。本文对高速、深存储波形合成相关内容进行研究,JESD204B接口的速度更快,数据管脚更少,被广泛应用于高速DAC;DDR3 SDRAM具有存储容量大、访问速度快等优点,已成为数据高速、深存储的重点研究对象。基于以上情况,设计最大存储深度为4G个点、10GSPS采样率、信号带宽为2GHz的双通道同步输出任意波形合成模块硬件电路,具体工作内容如下:1、任意波形合成电路设计。根据DDR3 SDRAM的读写特点,结合直接数字波形合成和直接数字频率合成的结构特点和优缺点,确定使用直接数字波形合成进行任意波形合成,并采用“FPGA+DDR3 SDRAM+DAC”结构实现。参照设计指标,选用JESD204B接口DAC,并根据该接口的确定性延迟特性和时钟要求确定DAC同步方案和时钟产生方案,进行具体设计,完成系统的硬件电路。2、FPGA逻辑设计。使用PCIe硬核实现FPGA与上位机的通信,以便上位机通过PCIe总线发送波形数据和波形合成命令等。使用AXI Crossbar对PCIe DMA的AXI4-MM接口进行地址划分,将波形数据存储的通道接口经过时钟和数据宽度转换后送给DDR3接口控制IP,实现DDR3 SDRAM波形数据存储。基于AXI DMA IP完成DDR3 SDRAM数据读操作设计,并在SGDMA模式下实现读取速率大于10GB/s。同时,设计相应的波形合成控制命令存储、命令读取模块和描述符链生成模块,按照自定义的波形合成命令产生SGDMA所需描述符链。最后,完成波形数据发送端和DAC同步控制控制的设计,实现双通道波形同步输出。通过测试与验证表明:本文设计的任意波形合成模块支持最高10GSPS采样率;双通道同步输出任意波形和最高2GHz正弦波,且同步偏差小于25ps;最大4G个点存储深度。