随着国家对信息安全产业支持力度的加大,几乎所有与互联网进行交互的产品其安全性都需要得到保证。随机数模块作为安全SOC芯片中不可或缺的一部分,也越来越受到重视,同时对随机性的要求也越来越严格。随机数发生器是加密应用的基础,可用于产生指定安全要求的加密密钥、对抗侧信道攻击、生成初始向量、随机填充位。本文详细介绍了一款安全SOC芯片的随机数发生器模块的设计,包括真伪随机数模块,以及各相关功能模块。在设计之初,就对市面上通用的设计方法进行广泛的调研,经认真分析,严格制定出适合本款芯片安全性要求的设计方案。在整个设计过程中都不断对设计进行验证,以便尽早发现设计上的不足,并及时进行修改。同时还进行了从模式仿真和主模式仿真,以及芯片的成品测试,保证了整个设计的正确性。在流片之后,对样片采集了所需样本尺寸的随机数进行了统计检测。检测结果表明,该设计能够达到要求的随机性,足够实现密码学上的安全要求,可以满足大多数的市场应用。本设计取得了一定的创新性:该模块为AIS31标准的随机数自检进行了可测性设计,为需要测试的数据设计了可供访问的寄存器。设计的随机数模块能通过随机数自检,同时能通过随机性检测规范,芯片的安全性得到了有力的保证。该模块实现了跨时钟域设计,能够有效提高随机数的生成速率。同时,不仅支持算法时钟较快的情况,还支持算法较慢的情况,甚至满足两个时钟相差很大的情况,可以满足不同用户的使用。该模块是基于总线接口的设计,支持word、halfword和byte访问,各功能模块都进行独立设计。可以配置不同的时钟,不同的分频系数,增强了模块的可移植性,使用起来更为灵活。