长期以来,由于通讯速度的限制,核脉冲信号无法实时读出到PC中,数字能谱仪的数字算法只能在FPGA等数字芯片上实现。然而在数字芯片上数字算法部署困难,技术门槛高,开发周期长,人力成本高;数字芯片资源有限,算法的实现受到严重的限制,多特征提取时,每个特征只能用粗略估计的方式进行计算,因此误差比较大;信号数据存在时间短暂,无法提取长时间相关的信息特征;浮点运算能力差,无法部署复杂算法。为此,研究了一款核信号实时读出系统,用于实时采集核信号数据,并在MTALAB中实现核信号数字处理方法以及能谱获取。论文主要包含硬件系统介绍以及信号特征分析,核信号实时读出系统程序开发以及数字脉冲程序关键技术三部分内容。核信号硬件系统主要包含SDD复位灵敏前置放大器,核信号采集系统以及Zynq数字传输系统。SDD探测器主要将辐射信号转成电信号,并被前置放大器收集起来。前置放大器输出的信号为接近阶跃变化的阶梯信号,每一个阶梯表示探测出到一个核信号。核信号采集系统主要是把阶梯信号分离出来,并放大到ADC适合测量的幅度。主要包含C-R微分电路、级联放大电路以及高速ADC。C-R微分电路将阶梯信号转换成连续的指数衰减信号,级联放大电路将核信号幅度提升到ADC适合测量的范围,ADC则将核信号数字化,以便利用数字算法实现滤波,成形,计数率统计和幅度统计等。因为实际核信号会存在一定的电荷收集时间,所以C-R微分电路会使得输出信号具有一定的弹道亏损,后期的梯形成形算法可以在一定程度上抑制弹道亏损。考虑到前放每次复位时,会使得C-R微分电路输出电压存在比较长的一段负向的电压,使得整个测量系统处于过载状态。因此后期的数字算法处理中,需要对核信号进行修复以及对能谱进行计数率校正。Zynq系统是实时数据传输硬件系统,该系统选择了米联客科技有限公司生产的型号为MZ7XCORE400商业级系统版。数字传输系统基于ZYNQ高性能数字芯片设计,其主要的功能是将数字核信号实时传输到PC机中。数字核信号的起点是ADC,之后经过Zynq芯片的PL单元,Zynq芯片的PS单元,最后经过千兆以太网传输到PC机中并保存到硬盘等永久存储设备上。ADC采样时钟为20HMz,PL与PS之间数据的传输采用AXI总线通讯,该总线支持DMA传输,因此不需要消耗PS的系统时钟。AXI总线通讯是以帧传输,具有间断性,且通讯时钟为100MHz。因此在ADC与AXI总线之间,设计了异步乒乓缓存模块,缓存ADC数据,仿真AXI总线换帧传输时出现数据遗漏,乒乓缓存的大小与AXI总线传输数据的帧大小设置相同。AXI总线将核信号传输到PS的DDR3后,在PS中便可以利用LWIP/TCP通讯将数字核信号传输到PC机中。因为TCP通讯会存在网络延时,网络条件不好的下可能长达几十到几百毫秒。在AXI总线通讯与千兆以太网通讯之间设计了多级缓存池缓存数据,避免数据传输混乱。实验的网络条件比较好,多级缓存机制中的缓存池大小设计为1000帧,网络延迟时间小于51.2ms条件下,可避免数据传输混乱。最后在PC机中设计了数据接收系统,基于多线程机制设计了数据接收子线程与数据存储子线程,提高了CPU的利用率,降低了数据阻塞的风险。利用设计的核信号实时采集系统便可以获取实时数据核信号,数字脉冲程序关键技术便可以在MATLAB上实现,以获取高计数率与高能量分辨率能谱。基于实际核信号的特征,建立双指数核信号模型,进而构建双指数梯形算法与双指数冲激成型算法,分别提取核信号的幅度以及计数。在硬件电路中,前放复位时,会使得核信号出现破损,因此引入指数模型对核信号进行修复,消除了复位出现的假峰。在核信号识别中,采用统计噪声分布的方式获取识别核信号的最优阈值,同时分析了冲激成形算法依然存在信号堆积的问题。梯形信号之间容易堆积,根据梯形信号之间堆积对幅度影响的不同,将堆积特征分为和峰堆积、平台堆积、后延堆积以及信号分离;引入堆积判弃模块,丢弃堆积的核信号,消除了获取的能谱中的堆积平台以及极大的降低了堆积和峰。最后测量的信号死区时间,复位死区时间,用于校正快通道获取的计数率,使得测量计数率更加接近真实计数率;结合快慢通道成谱方法,将慢通道的能谱校正成实际的能谱;对校正后的能谱总计数率以及全能峰总计数率进行分析;无论低计数率还是高计数率,测量总计数率的与真实总计数率的相对误差都比较比较小;在低计数率下,测量全能峰面积的与真实全能峰面积相对误差比较低小,但高计数率时,这一误差会极大的增加;这是由于和峰效应,降低了全能峰面积。