网络信息技术的飞速发展推动处理器频率不断提高,也对处理器供电电源的容量、功率密度和动态响应等提出新要求。为了进一步提升处理器电源的供电质量,减小高频下引线寄生参数的影响,人们试图将处理器与供电电源集成在一起,实现供电电源芯片化。电源要实现芯片化,其工作频率需要提升到兆赫兹甚至是上百兆赫兹,才能使电源体积减小到与处理器大小相当。由于半导体器件技术、封装技术以及高密度电容集成技术的发展,目前限制电源芯片化的最大瓶颈是电感的集成。工作频率为兆赫兹级的薄膜微电感具有尺寸小,重量轻,电感密度高的特点,是实现电源芯片化的关键突破点。本文在此背景下以两路耦合的跑道型薄膜微电感为研究对象,主要研究磁路模型,绕组损耗解析算法以及结构参数的优化设计,具有理论研究意义和工程实用性。论文首先介绍高频薄膜微电感采用反耦合方案的必要性,分析了磁路磁阻在多因素影响下的变化情况,根据磁场分布建立两路耦合跑道型薄膜微电感的常规磁路模型,用于指导薄膜微电感的初步设计。在常规磁路模型的基础上建立改进型磁路模型,能很好地反映薄膜微电感性能参数在频域上的非线性变化。闭合磁芯的薄膜微电感窗口内的磁场分布有明显二维特性,一维解析算法计算其绕组损耗精确度很差。文中分析薄膜微电感绕组中的磁场分布特点,计算出绕组四周边沿的磁场强度,并将绕组所处的二维磁场分解为垂直场和水平场,进而提出薄膜微电感绕组交流损耗的二维解析算法,并证实该算法的准确性,误差可控制在6%以内。薄膜微电感采用反耦合方案提高电源模块的性能,但耦合绕组的电流之间存有相位差,电流相位差使电感内的磁场分布发生改变,引起绕组交流损耗的显著变化。文中分析跑道型耦合薄膜微电感在不同电流相位差下的磁场分布情况,通过准确提取相应频率下的电阻矩阵,建立不同电流相位差下的绕组损耗解析算法,且用有限元软件仿真结果验证了本文耦合薄膜微电感绕组损耗解析算法的准确性和实用性。论文最后详细分析跑道型耦合薄膜微电感各个几何结构参数对电感高频性能的影响。由于不同结构参数之间对耦合薄膜微电感高频性能的影响具有有关联性,为了得到耦合薄膜微电感的最优设计方案,文中采用多变量分析方法,利用多学科设计优化集成平台iSIGHT联合Ansoft Maxwell进行设计,并给出优化设计后耦合薄膜微电感的频域特性曲线。