近年来,集成电路产业的迅速发展使得ADC的性能不断的遇到挑战,其中精度作为ADC最重要的指标之一,更是遭遇了前所未有的挑战。随着ADC精度要求的不断提高,各类由于环境、工艺、设计等问题带来的各种影响也越来越大。其中辐射环境会带来单粒子效应（SEE）,当高精度ADC应用到各种辐射环境中,其精度以及各类性能参数的稳定性值得考量。以逐次逼近型模数转换器（SAR ADC）为例,影响其精度的关键因素有电容失配、比较器噪声、偏移电压失配、时钟抖动等各类因素,精度越高,各类失配因素所带来的影响越大,因此对于高精度SAR ADC的校正技术研究变得尤为关键。传统的数字后台校正方式存在一定的弊端,只有在正常工作,特别是DAC电容阵列等关键模块不受外界因素例如辐射的影响下才能进行正常的校正,否则校正结果会产生巨大误差。因此,本文提出了一种基于三模冗余（TMR）的抗辐射模数转换器的数字校正技术。三通道的ADC系统能够大大降低辐射环境带来的SEE效应的影响,正常情况下,三通道输出的平均值为输出的最终结果,但是当三通道其中一个通道的ADC输出与其他两个通道的输出由于SEE的影响而显著不同,则输出采用其他两个通道ADC输出的平均值。对于高精度多通道ADC而言,每个ADC的电容失配误差、增益误差和偏移误差都必须经过校正。本文主要采用抖动注入的方式,三通道ADC分别注入正、负抖动,来分割三通道ADC的输出曲线轨迹,利用三个通道转换结果的差异,采用LMS算法进行权位校正。本文设计了一种16位SAR ADC结构用于验证该校正方法,在5V的电源电压下,引入电源失调为30m V,比较器输入端电压失调30m V,单位电容失配3%的情况下,加入30%的SEE效应发生概率,然后通过蒙特卡洛300次仿真来求均值,最终ENOB从未校正前的7.91bits上升到校正后的15.07bits,SFDR从未校正前的56.67d B上升到校正后的113.59d B,SNDR从未校正前的49.37d B上升到校正后的92.46d B。