随着通信技术以及数字信号处理技术的飞速发展,作为模拟信号与数字信号接口的模数转换器(ADC)得到越来越广泛的应用。模数转换器是应用电子设备以及通信设备的核心模块,近年来由于电子市场对便携式电子通信设备的需求,设计低功耗、高精度ADC成为数据转换技术的主要发展趋势。本文介绍并分析了一种采用级间共用运放技术的低功耗10bit、1.5bit/级流水线A/D转换器体系结构,并根据其工作原理,基于华润上华(CSMC) 0.6μm CMOS工艺,对适用于低功耗流水线ADC的关键单元运算跨导放大器(OTA)电路和动态比较器电路进行了晶体管级的设计。其中OTA电路由一个改进的全差分折叠共源共栅结构和一个套筒共源共栅结构组成,利用时钟电路控制,分别工作在流水线电路的奇数级和偶数级,使其满足ADC采样保持和余量增益电路的性能要求。由于引入数字校正电路,允许比较器有较大的失调误差,不需要预放大级,因此采用没有直流功耗的动态比较器作为子ADC的核心电路,可以满足ADC低功耗的设计要求。利用HSpice仿真软件,对OTA电路和比较器电路进行仿真验证。仿真结果表明,OTA电路在采样保持和奇数级电路中开环增益为60dB,偶数级电路开环增益为50dB,总功耗为4.5mW,带宽大于20MHz,满足低功耗ADC要求的性能指标。动态比较器的功耗为3mW,响应时间为35ns,符合电路设计要求。最后,利用Cadence软件对OTA电路和动态比较器电路进行了版图设计,充分考虑了器件之间的匹配性,减少了寄生效应,改善了电路性能,并通过了设计规则检查(DRC)和版图与电路一致性检查(LVS),验证了版图设计的正确性以及与电路图的一致性。本文设计的OTA电路以及动态比较器电路功耗低且工作速度快,适用于采用级间共用运放的低功耗流水线ADC体系结构,与传统的10bit流水线ADC相比,有效的减小了系统的功耗。