为了满足第三代移动通信系统对高质量语音和大容量系统的需要，在CDMA系统中普遍采用了变速率语音编码技术，根据话音的信号能量和背景噪声动态地决定编码速率，这种方法既保证了话音的质量，又降低了平均编码速率，从而增加了系统容量。其中增强型可变速率EVRC声码器的最大编码速率为8kbps，在话音质量上接近于QCELP-13k的语音编码器，且具有更好的抗干扰能力，成为目前应用范围广泛的变速率语音编码技术之一。本文阐述了一个基于DSP的EVRC算法语音编码的研究与设计。首先对变速率语音编码的研究现状和发展动态做了介绍。其次对语音编码中的相关原理和技术进行了阐述，同时讲述了变速率语音编码中所采用的关键技术：话音激活检测技术、速率判决技术、差错隐藏技术和舒适背景噪声生成技术。然后本文重点研究了EVRC算法，系统的阐述了各功能模块的基本原理，并对一些关键算法进行了详细分析。另外，对此系统采用的DSP芯片TMS320VC5409的结构、工作原理进行了一定的描述，并在此基础上提出了系统的硬件组成方案。最后，论述了软件的总体设计思想，对速率判决、全速率下固定码本搜索等算法作了具体的讨论和改进，同时用C语言编程实现该算法的功能，并对算法的具体实现做了一系列的优化工作。接着对系统进行软件级的系统仿真和测试，得出了主观性能和客观性能分析结果。通过仿真和测试结果表明，系统对实时输入语音能有效地进行编解码处理，合成语音有较好的可懂度，系统性能满足实际要求。