锁相的概念是在19世纪30年代提出的，而且很快在电子学和通信领域中获得广泛应用。尽管基本锁相环自其出现之日起几乎保持原样，但是使用不同技术制作及满足不同应用要求的锁相环的实现一直给设计者提出挑战。在目前的电子通信领域产品中几乎无一例外地用到了锁相环(phase-locked loop，PLL)，它可以完成的技术功能有频率合成与频率转移；自动频率调谐跟踪；模拟和数字信号的相干解调；AM波的同步检波；数字通信中的位同步提取；锁相稳频、倍频和分频；锁相测速与测距：PM／FM调制与解调等等。 集成锁相环最突出的优点就是成本低廉，以锁相环在通信芯片中提供高频时钟为例，锁相环以一低频的晶体振荡器为输入参考信号，产生一个与其频率稳定度、频率精确度相同的高频信号，其等效于一个高频晶体振荡器所能产生的信号，高频晶振的成本是该锁相环的几十倍，因此芯片成本大幅下降，提高了其市场竞争力。这是因为锁相环可以完全兼容于低成本的标准CMOS工艺，并同时达到优越的工作性能，所带来的成本消耗只是廉价的低频晶振电路。在频率合成器中锁相环的优势尤其突出，因为基于锁相环的频率合成器可以根据需要产生多个精确的频率点，而用同样多的晶体振荡器代替是高代价且频率不可调节的。因此锁相环是技术领域的热点，这也大大提升了其在研究领域的受关注程度。 本论文的主题是研究锁相环在RF Transceiver中的应用。其中的设计均采用I<’st> Slicon 0．25um CMOS工艺，使用Cadence Design System的EDA设计软件，完成了电路的设计、仿真、版图设计、后仿真以及芯片测试。