随着集成电路行业的发展,信号处理能力在速度和精度方面都有很大提高。模数转换器和数模转换器作为模拟信号和数字信号之间的连接桥梁,其转换速度和精度也要随之不断提高,这样才能保证高速信号在采集、传送等过程中的质量。流水线型模数转换器是一种面向中高速度和中高精度的模拟信号到数字信号转换器。近年来,流水线型模数转换器的转换速度和精度都有很大提高。但是由于工艺的限制,完全使用器件的本征特性实现流水线型模数转换器的高速度和高精度比较困难,或需要很大的功耗,所以研究人员经常采用各种不同的方法来补偿电路中由于工艺的限制造成的误差,提高转换器的转换速度和精度。时域拓展补偿算法是一种误差校准方法,该算法可以补偿流水线型模数转换器中电容失配和运放有限增益造成的误差。算法通过在输入信号中叠加随机信号,使得随机信号中引入电路中存在的误差,再利用随机信号的特性,将其里面包含的误差信息提取出来,最后从输出的数字信号中减去叠加的随机信号并补偿掉电路中引入的误差,得到一个比较精确的转换结果。论文的工作主要是时域拓展补偿算法的实现及其FPGA验证。首先设计时域拓展补偿算法的电路架构,并利用Verilog语言对电路进行了描述,通过将时域拓展补偿算法代码在Modelsim中的仿真结果与算法的Matlab模型仿真结果进行比较,验证电路代码实现的功能。在验证了时域拓展补偿算法代码功能正确之后,将算法的代码下载到FPGA中,在FPGA中生成算法的电路。将算法电路在FPGA中的运行结果与算法在Modelsim中仿真结果进行比较可以验证算法在实际电路中的功能是否正确。通过比较,可以得到时域拓展补偿算法在FPGA中能正常工作。最后,论文将时域拓展补偿算法代码在130nnm的CMOS工艺下进行了综合,从综合的结果可以看出,算法工作在80MHz的时钟频率时,需要的面积为0.7937mm2,需要的功耗为10.221mW。论文结尾,对整体工作做了总结,并对后面的关于算法在实际的流水线型模数转换器中测试和优化实现算法的电路等工作做了展望。