集成电路进入SoC(System on a Chip)设计阶段以后，基于IP(Intellectual Property，知识产权)核的SoC设计方法已经成为目前SoC设计方法中主流的设计方法之一。IP核又分为硬核，软核，固核。与工艺无关的，仅仅是一段HDL语言的为软核，可以修改，需要自己做后端；具有特定电路功能的集成电路版图称为硬核。硬核一般不允许更改，利用硬核进行集成电路设计难度大，但是容易成功流片；固核是介于他们之间的。其实可以把IP理解为一颗ASIC，以前是ASIC做好以后供人家在PCB上使用，现在是IP做好以后让人家集成在更大的芯片里。我国集成电路设计起步较晚，设计水平、设计能力与国外有一定差距，设计并开发具有自主知识产权的IP核，对我国的IC(Integrated Circuit)产业具有重要的意义。从系统设计上，本文所讨论的JPEG decoder IP是以软核的形式介绍的，满足了IP的可重用性。随着多媒体技术的发展，人们对数字图像的处理要求越来越高了。JPEG虽然是针对静态图像提出的标准，但是它的分支也是很适用于低成本的动态图像场合。现在的图像显卡已经发展到高速处理3D的图像水平，但是对静止图像JPEG压缩的评测仍是一项基本指标。可见JPEG的重要意义。尤其是为了满足对图像解码的实时性，可靠性和灵活性的要求，需用专用集成电路来完成JPEG算法。从算法上，在huffman解码模块部分采用的是并行结构的方式，可以针对不确定码长进行匀速的解码，完成同时可以对最小码子，最小码长，地址的确定。在IDCT模块中，也通过插入流水线的方式来提高速度。对stream parser模块部分选用硬件解码方式，而不是软件，这样可以减少外部CPU的负担但是会增加硬件复杂性。本论文所设计的JPEG Decoder IP软核经过了完备的功能验证，通过了FPGA(Field Programmable Gate Array)硬件验证。