随着工艺加工尺度的不断缩小,芯片加工过程中的多样性使得CMOS器件的参数,如阈值电压等,会出现较大的随机涨落。对于SRAM这种强烈依赖于器件对称性的单元电路来说,器件参数的不一致会对电路稳定性造成很严重的影响。此外,电源电压的下降更会加剧这种影响。因此,需要对传统SRAM进行一定的改进,提高电路自身的稳定性,以确保在较低电压以及复杂工艺中正确工作。　　本文主要针对低电压的SRAM设计中的问题进行了研究,主要成果有:　　(1)提出了一种9管单端SRAM单元结构,该种SRAM单元采用读写分离方式,具有较高的保持稳定性和读稳定性。且由于该单元中采用了新的写操作方式,使由该种单元组成的阵列中,处于“假读”状态的单元,仍具有较高的稳定性,因此,在布局时能够进行位交叉布局,进而采用简单的错误检查和纠正方式解决由软失效引起的多比特错误问题。仿真结果显示,当电源电压为300mv时,该种结构的静态噪声容限为100mv,处于“假读”状态的单元静态噪声容限为70mv,约为传统6管SRAM单元以及8管单端单元的2倍。　　(2)基于8管列分离结构,本文提出了一种9管列分离单元结构。新结构改变了原8管列分离中采用的双电源电压工作模式,采用读写分离方式,不但提高了SRAM单元读操作时的稳定性,提高了静态噪声容限,且不需要采用双电源电压模式,降低了SRAM设计的复杂度。仿真结果显示,当电源电压为300mv时,该种单元结构的静态噪声容限均为100mv。　　(3)基于功耗和速度的要求考虑,本文提出了一种新型灵敏放大器结构。该灵敏放大器采用电流传输电路,对位线上的电流差进行采样,并将其转换成电压信号,送入后级的锁存式放大级。电路仿真结果显示,同传统结构相比,新结构的速度提高了17％,功耗降低了86％。