基于sigma-delta调制的小数分频频率综合器因其能实现精细的频率步进和好的噪声性能而得到广泛的研究和应用。本论文重点关注基于sigma-delta调制的小数分频锁相环中出现的小数杂散问题及抑制小数杂散的方法。论文的主要工作如下：1.论文详细分析了适合于锁相环的一阶sigma-delta调制器并由此导出噪声整形效果更好的（MultistAge noise SHaping）MASH结构。分析MASH的级数及输入的数据位宽变化对小数分频模块输出的相噪等性能的影响。最终分析得出，采用48bit位宽输入的MASH1-1-1结构时，输出序列得到的综合指标更优。2.由于小数分频中采用的sigma-delta调制器是一个有限状态机，其输出序列存在周期性。这是小数分频锁相环输出产生小数杂散的根本原因。本论文对sigma-delta调制器的周期性做了详细的理论分析并导出定位输出频谱中小数杂散的公式。大量的频谱测试结果表明，公式计算结果与小数杂散在频谱中出现的位置完全吻合。3.针对小数分频锁相环输出存在的杂散问题，本论文首先对已有文献中提到的两类杂散抑制算法（确定性方法（Deterministic Methods）和扰动性方法（StochasticMethods））进行对比和分析。其中，确定性方法通过延长sigma-delta调制器输出序列的周期以抑制小数杂散。对比和分析证明，确定性方法硬件成本高、杂散抑制效果不明显，其实用价值不高。而扰动性方法通过在sigma-delta调制器中叠加随机抖动以打破输出序列的周期。扰动性方法实现简单，硬件成本低，杂散抑制效果好于确定性方法。但是，这类方法仍然存在不同的缺点，且大部分频点上只能抑制掉部分小数杂散。综上，上述方法均不能够非常有效的解决小数杂散问题。4.通过已有的扰动性算法的分析，论文提出一种新的杂散抑制方法。并将新方法与已有的方法进行对比。通过大量仿真验证发现，这种结构对杂散的抑制效果优于已有的方法。5.本论文在FPGA中完成MASH结构、杂散抑制结构的实现。同时，采用所设计的结构及已有的射频平台，在频段4060MHz-7060MHz范围内完成对所有算法的验证和频谱的测试。大量的实验验证发现，论文中所设计的小数分频模块能够有效改善输出的频谱纯度，新的杂散抑制方法能够消除大部分频点上的小数杂散成分，锁相环输出能达到的指标如下：频率分辨率小于1Hz，带内带外杂散优于-80dBc/Hz，相位噪声在测试频谱中的指标优于-95dBc/Hz@10kHz。