CMOS像素探测器芯片是高能物理实验、空间物理探测和智能数字医疗领域中探知粒子存在、探测粒子径迹、研究粒子性质的关键技术。这些基本科学问题的研究将帮助我们理解宇宙万物存在的奥秘并影响未来数十年科学的发展。本文对CMOS像素探测器芯片中的像素阵列进行了深入研究,设计了像素阵列电路及版图。对商用180nm CIS（CMOS Image Sensor）工艺的电荷敏感器件进行建模与仿真,综合考虑关键工艺参数对电荷收集效率、时间以及等效电容的影响,确定电荷敏感器件最佳结构及偏置电压。以此结构仿真¹²C⁶⁺不同入射位置的收集电荷范围,为像素电路设计提供输入电流。采用低功耗高灵敏度结构设计像素电路,其中模拟前端电路具有放大和比较的功能,阈值电荷为325e^-,且为外部可调,功耗（电流）为100nA/pixel,输出持续时间为1-3μs,填充因子可达100%。数字存储电路用于存储击中信息以便输出击中像素地址,可配置为正常、屏蔽和测试三种工作模式。单个像素版图尺寸为25.76μm×24.76μm。为了正确输出击中像素地址信息,采用优先级编码电路结构设计低功耗快速地址读出电路,该结构的优势在于只读出被击中像素的地址而忽略未击中像素,以此大大提高读取速度并降低功耗,可实现单个时钟周期（25ns）输出单个击中像素原始地址。对外围读出控制模块进行RTL设计及后端实现,用于配置像素的不同工作模式,控制并输出击中像素完整地址信息。最后对像素电路、地址读出电路及外围读出控制模块进行混合仿真验证,并设计像素阵列整体版图,尺寸为2609.76μm×3391.97μm。