随着移动通讯技术的发展和手机用户的快速拓展，低功耗技术已经广泛的应用于手机芯片设计中。传统的低功耗设计方法已经不能满足日益俱进的低功耗需求。为了能够更加积极的降低功耗，本文采用了一种新的低功耗设计方法：静态多电压设计方法。静态多电压设计方法抛弃了传统的单电源模式，在整个设计中将设计明确的划分为多个电压域，UPF在综合过程中，作为低功耗指导插入低功耗元件，实现低功耗设计。在整个电路的运行过程中，芯片各个部分的电压都可以根据需要来降低工作电压或者直接切断电源用以降低功耗。本文参考AccelleraUPF v1.0标准，依照ARM总线外围电路的低功耗意图，完成了ARM总线外围电路UPF的设计。在超大规模集成电路设计在中，传统的门级仿真时间过长，测试向量无法覆盖整个设计，形式验证应运而生。本文采用Cadence公司的Conformal工具，基于RTL、UPF的综合结果，在现有的两种验证方法的基础上提出一种新的方法。这种新的方法解决了打平的验证方法无法解决的验证间断点，而且大大的缩短了验证时间(由两天节省到了三个小时)，不仅满足了项目的时间需求，也节省了工具的使用费用。同时，为了消除UPF与CPF之间的兼容问题，本文提出了一种简单而有效的方法：在综合网表中所有的穿通信号上插入缓冲单元。这一方法很好的消除了UPF与CPF的矛盾，使得验证结果更为准确。