论文部分内容阅读
近年来星上组网技术的不断发展，同时随着分辨率、测绘带宽的不断提高，雷达系统功能越来越复杂，处理能力也越来越强，而整个系统的重量、体积与总功耗有限，这就要求星上SAR实时信号处理芯片系统同时具备超高的数据吞吐能力与较低的功耗。因此，本文以星上SAR实时成像信号处理芯片系统高性能与低功耗的关键技术为主要研究内容。 为了构建高性能与低功耗的星上SAR实时成像信号处理芯片系统，本文提出了一种基于FPGA+ASIC的异构系统，能够充分发挥FPGA丰富资源及其可编程性优势和利用ASIC技术对性能与功耗的极大提升能力。 在此基础上，首先对CS成像算法进行了详细研究，它主要由两大部分组成:因子产生与FFT/IFFT，因子产生又具体包括重构参数、星上参数和多普勒参数。在进行硬件映射时，根据高性能、低功耗的需求及成像算法的特点，分别对两部分的资源占用情况与实时性进行评估，发现因子产生并不需要很好的实时性，却占用着足够多的资源，造成资源利用率低下，而FFT/IFFT部分既需要好的实时性又占用足够多资源，成为了整个系统高性能与低功耗的瓶颈。因此，确定了星上SAR实时成像信号处理芯片系统的关键技术为:在因子产生部分，充分优化其资源利用;在FFT/IFFT部分，考虑吞吐性能与功耗的折中，在吞吐性能满足需求前提下，优化功耗，同时充分发挥ASIC实现的低功耗提升能力。 接着，针对星上SAR实时成像信号处理芯片系统关键技术的具体内容进行了研究。对于因子产生，一方面，针对重构参数部分的逆矩阵实现，提出了一种基于约化因子逆矩阵的实现算法，将浮点除法运算和浮点乘加运算分离开来，能够有效提升资源的利用率。另一方面，在频率调制、距离压缩与方位压缩因子优化上，根据参数特点，运用了资源共享和复用技术。 对于FFT/IFFT，主要对其实现系统架构进行研究，分析了影响FFT高性能与低功耗实现的因素，根据增加并行度提升性能与减少存储来优化功耗的策略，提出了一种基于FPGA实现带有数据转置的系统架构，为ASIC实现系统架构提供一种参考。为了确定基于FPGA实现系统架构，建立了一个资源性能模型，将IO，DSP和存储器资源信息作为约束条件，进行理论推导出数据转置数值，进而确定系统架构。 为了能够完成对异构实现技术的完整评估与验证，引入了衡量高能效的指标（性能功耗比）。本文分别对基于FPGA实现因子产生与基于ASIC实现FFT/IFFT的性能功耗比进行了计算与评估。对于前者，矩阵求逆运算部分，与经典实现相比，改进后的基于约化因子算法在性能功耗比上提升了1.86倍;参数优化部分的性能功耗比达到了4.70 GFlops/W。对于后者，相比于FPGA平台实现，ASIC实现的性能功耗比提升了20倍以上。这一评估充分显示了基于FPGA+ASIC异构实现星上SAR实时成像信号处理芯片系统的优势与可行性。 最后，根据所提出的优化策略，完成了基于FPGA的星上SAR实时成像信号处理原型系统搭建，为进一步FPGA+ASIC实现奠定基础。