论文部分内容阅读
近年来,市场对移动电子设备的要求越来越高,不但要求高性能,而且要低功耗。功耗已经和性能一并成为移动芯片的竞争点,芯片的低功耗设计愈发重要。随着设计规模的增大和CMOS工艺特征尺寸的减小,功耗密度不断增大,给低功耗集成电路的设计带来极大挑战。因此,在集成电路设计的各个阶段,无论前端还是后端,如何进行低功耗设计都是设计者必须面对的问题。本课题源于企业中的一款低功耗多模智能手机芯片研发项目。设计基于28nm制造工艺,完成了芯片中低功耗WCDMA通信模块从网表到GDSII的后端物理设计。论文的主要研究工作如下:首先,研究数字集成电路的主要功耗来源,分析了芯片设计各个层次中的功耗优化方法,重点对门控时钟、多阈值电压、多电压域、电源关断、动态电压频率调节、自适应电压调节和衬底偏置这几种低功耗设计技术进行了研究。其次,进行WCDMA通信模块的全流程物理设计。通过评估9Track和7Track两种标准单元库,选择了功耗结果更佳的7Track库作为本设计的标准单元库。然后利用Cadence公司布局布线工具Innovus,完成了基于通用功耗格式(CPF)的WCDMA模块布局规划、电源规划、标准单元布局、时钟树综合和布线。在此基础上,利用Synopsys的PrimeTime工具和Menter的Calibre工具,分别完成了WCDMA模块的静态时序分析和物理验证。上述物理设计流程中,针对设计的低功耗需求,实验比对了不同时钟树综合策略对功耗的影响。通过对比Innovus新时钟树综合引擎CCOpt的三种流程和传统时钟树综合流程,研究确定了CCOpt引擎下的ccopt_ckspec流程作为本设计时钟树综合流程。并在此基础上,调整时钟树约束文件中参数的设置,进一步优化本设计的时钟树。最后,基于多阈值电压技术,利用PrimeTime进行非关键路径的标准单元替换,完成了WCDMA通信模块的功耗优化。最终的分析结果表明:1)所设计的WCDMA通信模块静态电压降、动态电压降、电迁移和开关单元上电时间均满足设计要求;2)WCDMA通信模块中UHVT单元比例达到84.57%,比优化前增加了15.18%;3)与优化前相比,WCDMA通信模块漏电功耗降低了15.24%;4)WCDMA通信模块总功耗为102毫瓦,与前一项目中同工艺WCDMA模块对比,功耗降低了25.67%。本课题最终实现的低功耗WCDMA通信模块符合签核标准,可为研究低功耗物理设计的工程师提供一定的技术参考。