单位面积内集成晶体管数目迅速上升导致芯片功率密度急剧增加，使得低功耗设计已经成为芯片设计者面临的首要问题之一。集成电路的功耗主要来源于对负载电容充放电引起的动态功耗和漏电流引起的泄漏功耗，由于两者分别与电源电压的二次方和一次方成正比，因此降低电路的供电电源电压被认为是最有效的低功耗设计方法。但降低整个电路的电源电压会使电路的性能退化，从而多电压技术应运而生。多电压技术是指对电路关键路径上的门分配高电压而对电路非关键路径上的门分配较低电压，实现在满足性能的前提下降低电路功耗的技术。　　多电压技术的关键是电压分配，本论文针对门级多电压分配优化电路功耗问题展开研究，提出一种时延约束下门级双电压分配算法，可以快速进行门级电压分配，节约运行时间，优化电路功耗。另外，针对多电压系统中不同低高电压边界电平转换器延时和功耗不同，提出电平转换器敏感的门级多电压分配算法，使电路中更多的时延裕量可以用于分配电路中门低电压，进一步优化电路功耗。通过对 ISCAS’85基准电路进行测试，实验结果表明了算法的有效性。论文研究内容主要包括以下两个部分：　　1.多电压分配算法决定多电压技术优化电路功耗的多少，针对当前门级多电压分配算法存在的问题，提出一种时延约束下快速门级双电压分配算法。结合分组和针对关键路径的最小割法，改进已有电压分配算法。先分组电路中的门缩小算法处理对象，再针对关键低电压门最小割法升高其电压直到电路满足时延约束为止。实验结果表明，所提出算法可以平均改善电路功耗46％，与已发表的算法比较，算法速度提高37%。　　2.针对电平转换器本身的功耗、延时、插入数量及插入位置等均影响多电压技术优化电路功耗的效果，且多电压系统中不同电压边界电平转换器驱动能力应不同，提出一种电平转换器敏感的门级多电压分配算法。为电路产生更多的时延裕量，用于分配电路中的门更低的电压，进一步优化电路功耗。实验结果显示，所提出考虑不同电压边界电平转换器不同相对于不考虑时，功耗平均改进13%，CPU时间改进22%，这验证了考虑不同电压边界电平转换器不同的必要性。同时相对于已有算法可以平均优化电路功耗24%，并提高多电压分配速度。