FPGA不仅能够降低数字系统的开发风险与开发成本、缩短上市时间,而且通过动态编程、远程在线重构等技术可以有效地降低系统的维护升级成本,因此在通讯、多媒体、工业控制、数值计算等领域得到了广泛的应用。可编程逻辑单元是整个硬件系统的核心,正是靠它来实现所有的组合逻辑函数和绝大多数数据锁存功能,因此可编程逻辑单元的设计是FPGA设计的重中之重。本文围绕基于LUT的FPGA可编程逻辑单元的研究,提出了分布式RAM、移位寄存器功能的设计思路与具体实现方案;将二者的时序控制单元合并成一个以减小面积;对进位链逻辑进行了扩展,包括利于实现乘法功能、可实现多个表达式相与(或)的功能以及便于实现计数器功能;设计了时序存储单元数据的抓捕、写回电路以支持可重配置功能;阐述了其中几个重要单元如七管SRAM单元、电平恢复单元等电路的设计思路、具体实现以及建模与仿真,并对整个可编程逻辑单元的不同功能进行了功能与性能上的仿真。本文自主开发的FPGA芯片(代号FDP1000K)采用SMIC 0.18um Logic1P6M Salicide 1.8V/3.3V工艺,共包含1200个可编程逻辑片、240个用户可用I/O以及10块4K Bits块状双口RAM。通过全定制电路设计方法对FDP1000K芯片进行版图实现,并进而流片。