故障测试是集成电路设计流程中必不可少的环节。 JX5芯片是一个全定制设计的芯片，该芯片的规模十分庞大，结构异常复杂，而且芯片整体逻辑描述包含了电路级、门级、RTL级以及存储型模块等多种混合级别的描述；另外，芯片中没有针对故障的可测性设计结构。在这种情况下，用工具去对该芯片进行自动测试生成是无法实现的。如何解决JX5芯片的测试码产生问题是本文的重点之一。 对这样的芯片进行故障模拟，也面临着两大困难：首先是对超大规模的逻辑进行故障模拟，其时空消耗非常巨大，需考虑降低故障模拟实现难度的方法；其次是现有的故障模拟工具都是针对门级描述去进行的，而JX5芯片是用电路级、门级、RTL级混合描述的逻辑，如何读入并实施故障模拟成为问题。 本文在深入了解JX5芯片结构特点及其对测试的具体需求的基础上，围绕着全定制芯片具体结构和测试码产生、故障模拟的具体困难展开研究，提出了手工改造功能验证程序成为测试码，按功能部件利用调试链路追加测试码，预处理并读入混合级别逻辑网表，基于功能部件局部故障加载的故障模拟方法等一整套测试码产生和故障模拟方案。该方案也同时合理利用了JX5内部的测试结构，去完善测试码并提高故障覆盖率，从而很好的解决了JX5芯片对测试的需求。作者还具体实现了这一方案，为芯片测试提供了保证。