论文部分内容阅读
随着移动通信发展,LTE已经取代3G标准成为新的移动通信标准,大量的音视频信息的实时传输成为现实,LTE能够提供上行50Mbps、下行100Mbps的峰值吞吐率,并随着LTE标准的演进不断的提高。在2G和3G中,一直是以单核DSP作为基带解决方案,随着LTE的数据处理能力需求的急速上升,运算瓶颈集中体现在采用的OFDM、MIMO和高性能(Turbo)信道编码模块上,传统的单核处理器已经难以满足LTE对数据处理能力的要求。目前市面上的LTE终端基带芯片产品大多采用多内核DSP的解决方案。在多内核DSP的设计过程中,验证成为了整个流程中工作量最大的部分, FPGA验证可以为设计提供一个实际的芯片工作时序,并能缩短仿真时间,成为了芯片验证过程中的关键验证手段之一。多内核DSP的FPGA验证要建立在相应的多FPGA验证平台上,本文在多内核体系结构研究基础上,以Mesh和交叉开关混合结构为基本架构,以四颗Altera EP2S180F1020C5N芯片为基础实现了多内核FPGA验证平台。本文完成的工作主要体现在以下几个方面:1.调研了多内核处理器结构模型,多内核验证以及多内核验证平台的设计技术,为多内核FPGA原型验证平台提供了理论基础;2.以4颗EP2S180F1020C5N芯片基础,分别从电源、配置电路、外设、I/O、互连结构等系统对多内核FPGA验证平台进行了设计,最后通过PCB实物实现并调试通过;3.对LTE协议中有关Turbo编解码部分进行了解读,根据协议完成了基于LTE的Turbo编解码的浮点和定点化仿真,并提出了合理的算法并进行了仿真实现,完成了用于DSP实现的程序定点化处理以及为DSP设计提出相应的指令集建议;4.对DSP IP在FPGA上的验证做了初步工作。对单核在FPGA上的资源占用率进行了分析,Turbo译码运算量的初步估计,评估了多内核DSP在多内核验证平台上的验证以及Easecore进行Turbo译码测试的可行性,最后对DSP验证及性能测试方案进行了规划;