本文“全数字高速调制解调器速率转换技术研究”是设计“全数字高速调制解调器”的关键课题。随着信息时代的到来,在军用卫星通信领域,军事卫星、侦察卫星、资源探测卫星等的数据获取量成倍增长,促使卫星高速数传系统朝着更高码率、更宽带宽、更高频谱利用率方向发展。由于航天器类型很多,其所需高速数据传输的速率、调制样式、编码方式等也有较大差异,因此,目前发展的卫星宽带高速调制解调器必须具备灵活的实时配置功能。传统的模拟调制解调原件容易受环境影响、形式复杂可靠性差,不能够适于高速卫星数据传输,同时,随着ADC采样率的提高和数字器件技术的发展,能够解调多种调制信号的通用硬件平台已经出现,所以目前高速数传主要采用基于软件无线电思想的全数字调制解调体系结构。针对以上背景,作者设计了一个基于FPGA的硬件平台,提出并实现了一个全数字结构的宽带高速数传链路测试仪中的发端速率转换技术设计方案,其作为收端的模拟源和收端自检设备。本文首先说明了课题背景,国内外研究现状以及论文结构。第二章随后说明了速率转换技术和实现高速调制解调器的理论基础。第三章讨论了多种速率转换技术的理论基础与性能。第四章论述了基于该特殊设计的硬件平台和所对应的FPGA算法实现方案,阐述了并行PN序列产生,32路并行内插滤波,数据缓冲,在线配置等模块,以前面的理论和内插算法为基础,利用Verilog实现课题所提出的功能,并给出了模块RTL图,modelsim仿真图验证模块功能。最后一章给出了以实验室的“高速数传链路测试仪”的信号处理板为平台,测量了调制信号在不同码速率下的频谱和EVM特性,验证了系统性能。